UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47031

13.4 EDK - PLL_ADV インスタンスの VCO 動作周波数について計算された値が動作範囲内に収まらない

説明

クロック ジェネレーターのパラメーターを変更した後、MAP で次のようなエラー メッセージが表示されます。

ERROR:PhysDesignRules:2449 - The computed value for the VCO operating frequency
   of PLL_ADV instance
   clock_generator_0/clock_generator_0/PLL0_INST/Using_PLL_ADV.PLL_ADV_inst is
   calculated to be 3000.000000 MHz. This falls above the operating range of the
   PLL VCO frequency for this device of 400.000000 - 1080.000000 MHz. Please
   adjust either the input frequency CLKINx_PERIOD, multiplication factor
   CLKFBOUT_MULT or the division factor DIVCLK_DIVIDE, in order to achieve a VCO
   frequency within the rated operating range for this device. 
ERROR:Pack:1642 - Errors in physical DRC.

ソリューション

クロック ジェネレーターのパラメーターを変更した場合は、次の設定も変更してください。

1. MHS のクロック入力ポートの周期
2. UCF ファイルのクロック入力の周期制約
AR# 47031
日付 03/05/2015
ステータス アクティブ
種類 一般
ツール
  • EDK - 13.4
このページをブックマークに追加