左側のメニューから [IP Catalog] をクリックします。[FPGA Features and Design] の下にある [Soft Error Mitigation] IP を選択します。
図 2
この例では、次のオプションを有効にします。
[Component name] : sem_v3_2_0
[Error injection] : オン
[Error injection shim] : Pins
[Error correction] : オン
[Error correction method] : Replace
[Error classification] : オン
[Controller clock frequency] : 8 MHz
図 3
手順 3 - IP の生成
IP をカスタマイズした後、[Design Sources] の下にある sem_v3_2_0.xci ファイルを選択し、[Generate] をクリックします。
図 4
[Choose Targets to Generate] で [All] を選択します。SEM IP を含むデザインはシミュレーションできますが、SEM IP はシミュレーションできないので注意してください。[testbench] オプションをクリックすると追加ファイルは生成されません。シミュレーションの詳細は製品ガイドを参照してください。