UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47202

Soft Error Mitigation Controller - Vivado 2012.1 : サンプル デザインの生成およびインプリメント方法

説明

問題のあったバージョン : v3.2
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 44541) を参照してください。

このアンサーでは、Soft Error Mitigation コアのサンプル デザインを Vivado 2012.1 を使用して生成しインプリメントする方法を説明します。また、エラー置換および分類のファイル作成オプションが有効になっている場合は、その作成方法も説明します。

ソリューション


手順 1 - 新規プロジェクトの作成

Vivado を起動し、任意ディレクトリに新規プロジェクトを作成します。BitGen までサンプルをインプリメントするには、SEM サンプル デザイン ポートのピン ロケーションが必要です。ここで説明する手順では、XC7V485T-2FFG1761 または XC7K325T-2FFG900 のピン ロケーションを使用するので、デザインを完全にインプリメントするには、この 2 つのデバイスのいずれかをターゲットにします。ほかのデバイスを選択する場合は、BitGen を完了させ makedata.tcl ファイルを実行させるために XDC ファイルにピン ロケーションを追加する必要があります。新規プロジェクトは次のようになります。
図 1
図 1

手順 2 - IP のカスタマイズ

左側のメニューから [IP Catalog] をクリックします。[FPGA Features and Design] の下にある [Soft Error Mitigation] IP を選択します。
図 2
図 2

この例では、次のオプションを有効にします。
  • [Component name] : sem_v3_2_0
  • [Error injection] : オン
  • [Error injection shim] : Pins
  • [Error correction] : オン
  • [Error correction method] : Replace
  • [Error classification] : オン
  • [Controller clock frequency] : 8 MHz
図 3
図 3

手順 3 - IP の生成

IP をカスタマイズした後、[Design Sources] の下にある sem_v3_2_0.xci ファイルを選択し、[Generate] をクリックします。
図 4
図 4

[Choose Targets to Generate] で [All] を選択します。SEM IP を含むデザインはシミュレーションできますが、SEM IP はシミュレーションできないので注意してください。[testbench] オプションをクリックすると追加ファイルは生成されません。シミュレーションの詳細は製品ガイドを参照してください。
図 5
図 5

図にあるように [IP Sources] タブにインスタンシエーション テンプレートがあります。 生成されたディレクトリでインスタンシエーション テンプレートを検索するには、次のディレクトリを確認してください。

< project >/< project >.srcs/sources_1/ip/< component_name >/< component_name >.v[eo/ho]

この例の場合は次のディレクトリになります。
/project_1/project_1.srcs/sources_1/ip/sem_v3_2_0/sem_v3_2_0.veo
図 13
図 13

手順 4 - サンプル デザインの生成

サンプル デザインはデフォルトでは生成されません。サンプル デザインはユーザーのリクエストで生成され、Vivado のインスタンスが新たに開き、そこに表示されます。これで、デザインを編集することなく、使用されているさまざまなコアのサンプルを表示したり変更したりできます。サンプル デザインを生成するには、[Design Sources] の下にある sem_v3_2_0.xci ファイルを右クリックし [Open IP Example Design] をクリックします。
図 6
図 6

サンプル デザインの保存場所を確認するダイアログ ボックスが表示されます。デフォルトでは現在のプロジェクト ディレクトリに保存されます。サンプル デザインを生成するため [OK] をクリックします。
図 7
図 7

Vivado の新しいインスタンスが開き、[Design Sources] の下にサンプル デザインが表示されます。
コアはそのまま XCI ファイルとして表示されていますが、コアが最初に生成された Vivado のインスタンスにあるようにデザインの最上位ではないことに注目してください。
図 8
図 8

手順 5 - XDC ファイルへのピン ロケーションの追加

生成されたサンプル デザインの XDC ファイルにはピン ロケーションが含まれていません。デバイスに合ったピン ロケーションを選択します。XC7V485T-2FFG1761 または XC7K325T-2FFG900 がターゲットになっている場合は、ピン ロケーションは (ザイリンクス アンサー 47291) にあります。[Constraints] の下にある XDC ファイルを変更して、ピン ロケーションを追加します。
図 9
図 9

手順 6 - 合成およびインプリメンテーションの実行

左側のメニューにある該当オプションをクリックして合成およびインプリメンテーションは別々に実行することができます。または、[Run Implementation] をクリックして両方を一度に実行することもできます。 インプリメンテーションが完了したら、次のダイアログ ボックスが表示されます。[Cancel] をクリックして、ビットストリームを生成する前に必要なオプションを設定するため手順 7 に進みます。
図 10
図 10

手順 7 - ビットストリームの生成

この例ではエラー分類およびエラー訂正には [Replace] が選択されているので、EBC および EBD ファイルをビットストリームと共に生成する必要があります。左側のメニューにある [Bitstream] をクリックし、[More Options] フィールドに「-g essentialbits:yes」と入力します。
図 11
図 11

[Ok] をクリックし、左側のメニューにある [Generate Bitstream] をクリックしてビットストリームを生成します。EBC および EBD ファイルは次のディレクトリにあります。

< project >/example_project/<component_name>.runs/impl_1/

この例では次のディレクトリになります。
/project_1/example_project/sem_v3_2_0.runs/impl_1/sem_example.ebc
./project_1/example_project/sem_v3_2_0.runs/impl_1/sem_example.ebd


手順 8 : 分類および置換ファイルの生成


生成されたコアのソース ファイルに含まれている makedata.tcl ファイルを使用して、分類ファイルおよび置換ファイルを生成します。プロンプトで、手順 7 で生成した EBC および EBD ファイルが保存されているディレクトリに移動します。有効になっているオプションによって異なりますが、次のコマンドで必要なファイルが生成されます。次の例には、一般的なパス、およびこのサンプル フローで使用されているインスタンスが示されています。

分類および訂正に [Replace] が選択されている場合 (上記の手順で説明されている例で使用されているオプション) :

xtclsh ../../< component name >.srcs/sources_1/ip/< component name >/< component name >/implement/makedata.tcl -ebc < ebc filename > -ebd < ebd filename > datafile

xtclsh ../../sem_v3_2_0.srcs/sources_1/ip/sem_v3_2_0/sem_v3_2_0/implement/makedata.tcl -ebc sem_example.ebc -ebd sem_example.ebd datafile

エラー訂正に [Replace] が選択されている場合 :

xtclsh ../../< component name >.srcs/sources_1/ip/< component name >/< component name >/implement/makedata.tcl -ebc < ebc filename > datafile
xtclsh ../../sem_v3_2_0.srcs/sources_1/ip/sem_v3_2_0/sem_v3_2_0/implement/makedata.tcl -ebc sem_example.ebc datafile

[Enable Error Classification] が選択されている場合 :

xtclsh ../../< component name >.srcs/sources_1/ip/< component name >/< component name >/implement/makedata.tcl -ebd < ebd filename > datafile
xtclsh ../../sem_v3_2_0.srcs/sources_1/ip/sem_v3_2_0/sem_v3_2_0/implement/makedata.tcl -ebd sem_example.ebd datafile

このコマンドで、VMF、BIN、MCS ファイルが生成されます。次の図はその結果です。
図 12
図 12

改訂履歴
2012/05/08 - 初版

注記 : 「問題のあったバージョン」とは、問題が最初に発見されたバージョンのことです。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44541 Soft Error Mitigation Controller - v1.1 から v3.4 までのリリース ノートおよび既知の問題 N/A N/A
AR# 47202
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
IP
  • Soft Error Mitigation
このページをブックマークに追加