説明

このアンサーでは、CORE Generator および LogiCORE IP SMPTE2022-5/6 Video over IP Receiver コアのリリース ノートおよび既知の問題を説明します。

コアの各バージョンについて、次の情報が掲載されています。

• 新機能
• 修正点
• 既知の問題

ソリューション

• なし

• 14.x 用のパッチは (ザイリンクス アンサー 55522) からダウンロードできます。

• Virtex-7
• Virtex-7 低電圧 (-2L)
• Kintex-7
• Kintex-7 低電圧 (-2L)
• Virtex-6 CXT/LXT/SXT/HXT
• Virtex-6 低消費電力 (-1L) LXT/SXT

• 最新の SMPTE 2022-5/6 仕様に準拠するためツール間で共通の操作を修正し、パフォーマンスを改善
• 14.4 および 14.5 でテスト済み

• なし

• なし

• ISE Design Suite 14.4、Vivado 2012.24 でリリース

• Virtex-7
• Virtex-7 低電圧 (-2L)
• Kintex-7
• Kintex-7 低電圧 (-2L)
• Virtex-6 CXT/LXT/SXT/HXT
• Virtex-6 低消費電力 (-1L) LXT/SXT

• Virtex-7
• Virtex-7 低電圧 (-2L)
• Kintex-7
• Kintex-7 低電圧 (-2L)

• SMPTE2022-5/6 リリースをサポートv2.0 および v1.0 は SMPTE2022-5/6 のドラフト バージョンをサポート

• なし

• なし

• なし

• ISE Design Suite 14.2、Vivado 2012.2 でリリース

• Virtex-7
• Virtex-7 低電圧 (-2L)
• Kintex-7
• Kintex-7 低電圧 (-2L)
• Virtex-6 CXT/LXT/SXT/HXT
• Virtex-6 低消費電力 (-1L) LXT/SXT

• Virtex-7
• Virtex-7 低電圧 (-2L)
• Kintex-7
• Kintex-7 低電圧 (-2L)

• SMPTE2022-8 に従い最高 6 チャネルまでの SD/HD/3G-SDI ストリームを処理 (3G-SDI の場合は 3 つ)
• 各チャネルに新しい rx_vid_lock 信号を追加
• 32 ビット AXI メモリ マップ DDR アクセスのうちの 3 アドレス MSB を制御するために axi_mm_addr_msb レジスタを追加

• なし

• なし

• (ザイリンクス アンサー 50909) 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する

• ISE Design Suite 14.1 でリリース

• Kintex-7
• Virtex-6 CXT/LXT/SXT/HXT

• ISE 14.1 ツールをサポート
• SMPTE2022-6 に従い最高 6 チャネルまでの SD/HD/3G-SDI ストリームを処理 (3G-SDI の場合は 3 つ)
• SMPTE2022-5 に従ったストリームごとのフォワード エラー訂正 (FEC)
• レベル A およびレベル B の FEC をサポート
• ブロック アラインおよび非ブロック アラインの FEC をサポート
• 仮想ローカル エリア ネットワーク (VLAN) をサポート
• AXI4-Stream データ インターフェイス
• AXI4-Lite 制御インターフェイス
• AXI4-Lite インターフェイスの IP ソース アドレス、ユーザー データグラム プロトコル (UDP) デスティネーション ポート、リアルタイム転送プロトコル (RTP)、同期化ソース (SSRC) 識別子に基づいた、コンフィギュレーション可能なチャネル選択
• SD-SDI、HD-SDI、3G-SDI Level-A、3G-SDI Level-B シングル ストリーム、および 3G-SDI Level-B デュアル ストリームをサポート

• なし

• なし

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード