You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
データセンター
戻る
データセンター
データセンター
概要
ビデオおよび画像処理
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
通信
戻る
通信
通信
概要
ワイヤレス
テレコム アクセラレーション
テレコミュニケーション
ネットワーク セキュリティ
その他のソリューション
戻る
その他のソリューション
各種業界向けのソリューション
概要
航空宇宙/防衛
オートモーティブ
ブロードキャストと業務用 A/V
民生電子機器
エミュレーション/プロトタイピング
産業機器
ヘルスケア
テスト装置と計測機器
その他のソリューション
AI 推論の高速化
戻る
AI 推論の高速化
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキット
戻る
ボードとキット
ボードとキット
ボードとキット検索
アクセラレータ カード
イーサネット アダプター
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
ソフトウェア開発
戻る
ソフトウェア開発
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
Model Composer
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーションおよびライブラリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
ダウンロードとライセンス
サービス
戻る
サービス
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
アカウント
マイ アカウント
アカウントの作成
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 47229: Zynq TRM - Download Sequence Used by FSBL to Program PL Missing Information
AR# 47229
Zynq テクニカル リファレンス マニュアル - FSBL で PL をプログラムするために使用されるダウンロード シーケンス
説明
ソリューション
説明
PS (プロセッシング システム) から PL (プログラマブル ロジック) にビットストリームを読み込むために必要な手順について
ソリューション
PL コンフィギュレーション プロセスについては、Zynq テクニカル リファレンス マニュアルの第 6 章の「Device Configuration Interface」セクションで説明されています。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 47229
日付
11/26/2012
ステータス
アクティブ
種類
一般
デバイス
Zynq-7000
ツール
EDK - 14.1
EDK - 14.2
EDK - 14.3
EDK - 14.4
ISE Design Suite - 14.1
ISE Design Suite - 14.2
ISE Design Suite - 14.3
ISE Design Suite - 14.4
詳細
概略
フィードバック
閉じる