2. サポート
  3. AR# 4727: F1.5 Schematic Editor: Net attributes parameter names multiply with each installation
  4. AR# 47273: MIG 7 Series - How to Generate and Implement the Example Design in Vivado 2012.1-2012.2 Tools

AR# 47273

|

MIG 7 Series - Vivado 2012.1-2012.2 でのサンプル デザインの生成およびインプリメント方法

説明


このアンサーでは、Vivado 2012.1-2012.2 ツールでの MIG 7 Series サンプル デザインを生成およびインプリメントする方法について説明します。

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


手順 1 - 新規プロジェクトの作成

Vivado を起動し、任意ディレクトリに新規プロジェクトを作成します。

手順 2 - IP のカスタマイズ

左側のメニューから [IP Catalog] をクリックします。[FPGA Features and Design] の下にある [MIG 7 Series] IP を選択します。
MIG 7 Series コアのオプションを選択します。

手順 - IP の生成

IP をカスタマイズした後、[Design Sources] の下にある XCO ファイルを右クリックし、[Generate] をクリックします。
[Choose Targets to Generate] で [All] を選択します。
[IP Sources] タブにインスタンシエーション テンプレートがあります。または、生成されたディレクトリでインスタンシエーション テンプレートを検索します。

/project_name/project_name.srcs/sources_1/ip/component_name/component_name.v[eo/ho]

この例では次のようになります。
/project_1/project_1.srcs/sources_1/ip/mig_7series_v1_6_0/mig_7series_v1_6_0.v

手順 4 - サンプル デザインの生成

サンプル デザインはデフォルトでは生成されません。サンプル デザイン (トラフィック ジェネレーター ファイルおよびサンプルの最上位) を Vivado プロジェクトに追加するため、TCL コンソールから実行できるスクリプト ファイル (2012.1 の場合は pa_gui.tcl、2012.2 の場合は vivado_gui.tcl) が MIG により生成されます。このスクリプトを実行するには、スクリプト ファイルのあるディレクトリに移動し (''project_name/project_name.srcs/sources_1/ip/mig_7series_v1_6_0/mig_7series_v1_6_0/example_design/par/'')、次のようにそのファイルを使用します。

>> cd mig_7series/mig_7series.srcs/sources_1/ip/mig_7series_v1-6_0/mig_7series_v1_5_0/example_design/par/
>> source vivado_gui.tcl

MIG 7 Series デザインが [Debug Signals] を有効にした状態で生成されている場合、 example_top.v に ChipScope モジュールがインスタンシエートされます。[Debug Signals] がオンの状態で ChipScope コアを Vivado GUI で使用するには、合成およびインプリメンテーションを実行する前に、すべての ChipScope 関連ファイルを別に生成する必要があります。vivado_gui.tcl を実行した後、ChipScope の XCO ファイルが Vivado プロジェクトに追加されます。この後、ChipScope コア (icon.xco, ddr_ila_basic.xco、ddr_ila_wrpath.xco、ddr_ila_rdpath.xco、ddr_vio_sync_async_out72.xco) をそれぞれ右クリックして、[Generate] をクリックする必要があります。各コアが生成されたら、最上位デザインを合成およびインプリメンテーションまで実行できます。

各 ChipScope コアを手動で生成するこの手順は GUI モードでのみ必要になります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51635 ザイリンクス MIG 7 Series ソリューション センター - デザイン アシスタント - 合成/インプリメンテーションの使用およびデバッグ N/A N/A
AR# 47273
日付 10/16/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP
People Also Viewed