UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47341

7 Series Integrated Block Wrapper for PCI Express v1.3 - 128 ビット インターフェイスの GEN2 x8 コアで m_axis_rx_tlast がアサートされない

説明

128 ビット インターフェイスの GEN2 x8 コアで m_axis_rx_tlast がアサートされないのはなぜですか。

ソリューション


m_axis rx_tlast は 32 ビットおよび 64 ビット インターフェイスでのみ使用されます。コアを 128 ビット インターフェイスでコンフィギュレーションした場合、この信号は使用されません。フレーム開始 (SOF) およびフレーム終了 (EOF) フラグをチェックするには、m_axis_rx_tuser を使用する必要があります。

これは、128 ビット インターフェイスではコアでストラドル パケットがサポートされるからです。ストラドル パケットでは、SOF と EOF が同じクロック サイクルで発生する可能性があります。

改訂履歴

2012/04/19 - 初版
AR# 47341
日付 09/26/2012
ステータス アクティブ
種類 一般
IP
  • 7 Series Integrated Block for PCI Express (PCIe)
このページをブックマークに追加