AR# 47350

MIG 7 Series DDR2/DDR3 - Synplicity で VHDL デザインがコンパイルされない

説明

問題のあったバージョン : v1.5
修正されたバージョンおよびその他の既知の問題 : (ザイリンクス アンサー 45195) 参照

Synplicity で MIG 7 シリーズ DDR2/DDR3 VHDL デザインをコンパイルできません。

次のようなエラー メッセージが表示されます。

@E: CD629 :"./mig_7series_v1_5/user_design/rtl/phy/ddr_phy_top.vhd":625:5:625:6|Failed to evaluate generic ctl_bank

ソリューション

Synplify Pro VHDL コンパイラに問題があり、Synplify の今後のバージョンで修正される予定です。

Synplify に対する回避策はありませんが、VHDL デザインが必要な場合は XST を使用する必要があります。
AR# 47350
日付 08/26/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP