UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47364

Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper - Modelsim 10.1a を使用した場合のサンプル デザインのシミュレーション タイムアウト

説明

Mentor Graphics 社の ModelSim 10.1a を使用し、1000BASE-X PCS/PMA 物理的インターフェイスおよび 16 ビット クライアント インターフェイスで Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper のコンフィギュレーションをシミュレーションすると、「ERROR: Simulation Running Forever" or "ERROR - Testbench timed out」というようなエラー メッセージが表示され、シミュレーションがタイムアウトすることがあります。

ソリューション

このシミュレーターの問題を回避するには、Mentor Graphics 社の ModelSim 6.6d を使用するか、または他のベンダーのサポートされているシミュレーターを使用します。
AR# 47364
日付 04/20/2012
ステータス アクティブ
種類 一般
IP
  • Virtex-6 FPGA Embedded Tri-Mode Ethernet MAC Wrapper
このページをブックマークに追加