UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47368

SelectIO デザイン アシスタント: ザイリンクス I/O 規格

説明

このアンサーは、ザイリンクス デバイスの I/O 規格に関連した問題を取り扱い、またザイリンクス I/O 規格の理解を深めることを目的にしています。

このアンサーは、SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。

ソリューション

様々なアプリケーションに対していろいろな I/O 規格が開発されています。

JEDEC (LVTTL、LVCMOS、HSTL、SSTL など)、TIA/EIA (LVDS、TMDS、RSDS、LVPECL) など規格管理団体がいくつかあり、I/O シグナリングに関するルールや仕様を設定しています。

ザイリンクス FPGA はこうした I/O 規格の多くをサポートしており、1 つのデザインに複数のインターフェイスを設定できる柔軟性を持っています。 


各デバイスの SelectIO ユーザー ガイドには、そのデバイスでサポートされている I/O 規格がリストされています。シングルエンド、差動、疑似差動の規格がサポートされています。

デバイスのデータシートの DC およびスイッチ特性には、バンクの電源投入要件、入力および出力のしきい値が記載されています。

各種 I/O の詳細については、(Xilinx Answer 47284) を参照してください。


各デバイス ファミリには使用可能な IOSTANDARD 設定が数多く用意されています。

デザインにこれらの設定を適用する場合は、準拠すべきルール、正しく設定する必要のある設定がいくつかあります。詳細は (Xilinx Answer 47278) を参照してください。

2 つ以上のデバイスをインターフェイスするときは、同じ規格または互換性のある規格を維持するのが基本ルールです。


ザイリンクス デバイスには柔軟性があり、ほとんどのデバイスを直接インターフェイスすることができます。

ただし、I/O 規格を直接サポートしていないサードパーティ デバイスとのインターフェイスが必要になるケースがあります。

ザイリンクス FPGA とほかのデバイスをインターフェイスさせるときの I/O 規格に関する注意事項については、(Xilinx Answer 47900) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47225 SelectIO デザイン アシスタント - 伝送ラインの終端方法 N/A N/A

関連アンサー レコード

AR# 47368
日付 06/02/2017
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
このページをブックマークに追加