AR# 47368

説明

このアンサーは、ザイリンクス デバイスの I/O 規格に関連した問題を取り扱い、またザイリンクス I/O 規格の理解を深めることを目的にしています。

このアンサーは、SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。

ソリューション

様々なアプリケーションに対していろいろな I/O 規格が開発されています。

JEDEC (LVTTL、LVCMOS、HSTL、SSTL など)、TIA/EIA (LVDS、TMDS、RSDS、LVPECL) など規格管理団体がいくつかあり、I/O シグナリングに関するルールや仕様を設定しています。

ザイリンクス FPGA はこうした I/O 規格の多くをサポートしており、1 つのデザインに複数のインターフェイスを設定できる柔軟性を持っています。 

デバイスのデータシートの DC およびスイッチ特性には、バンクの電源投入要件、入力および出力のしきい値が記載されています。

各種 I/O の詳細については、(Xilinx Answer 47284) を参照してください。

各デバイス ファミリには使用可能な IOSTANDARD 設定が数多く用意されています。

デザインにこれらの設定を適用する場合は、準拠すべきルール、正しく設定する必要のある設定がいくつかあります。詳細は (Xilinx Answer 47278) を参照してください。

2 つ以上のデバイスをインターフェイスするときは、同じ規格または互換性のある規格を維持するのが基本ルールです。

ザイリンクス デバイスには柔軟性があり、ほとんどのデバイスを直接インターフェイスすることができます。

ただし、I/O 規格を直接サポートしていないサードパーティ デバイスとのインターフェイスが必要になるケースがあります。

ザイリンクス FPGA とほかのデバイスをインターフェイスさせるときの I/O 規格に関する注意事項については、(Xilinx Answer 47900) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード