UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47383

MIG 7 シリーズ DDR2/DDR3 (2:1 Mode) - インターフェイスが 3 つのバンクにまたがると phy_control パスにタイミング違反が発生することがある

説明

問題の発生したバージョン : v1.4
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 45195) を参照

2:1 モードで 3 つのバンクにまたがるデザインをインプリメントすると、MIG 7 シリーズ DDR23/DDR2 デザインにタイミング エラーが発生することがあります。

タイミング エラーは phy_control パスに見られ、このアンサーに詳細が記載されています。

ソリューション

タイミング エラーの例
 

--------------------------------------------------------------------------------
Slack (setup path): -0.092ns (requirement - (data path - clock path skew + uncertainty))
Source: u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_control_i (OTHER)
Destination: u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_2.ddr_phy_4lanes/phy_control_i (OTHER)
Requirement: 3.750ns
Data Path Delay: 3.332ns (Levels of Logic = 1)
Clock Path Skew: -0.444ns (1.153 - 1.597)
Source Clock: clk rising at 0.000ns
Destination Clock: clk rising at 3.750ns
Clock Uncertainty: 0.066ns

Clock Uncertainty: 0.066ns ((TSJ^2 + DJ^2)^1/2) / 2 + PE
Total System Jitter (TSJ): 0.070ns
Discrete Jitter (DJ): 0.110ns
Phase Error (PE): 0.000ns

Maximum Data Path at Slow Process Corner: u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_control_i to u_mig_7series_v1_4/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_2.ddr_phy_4lanes/phy_control_i
Location Delay type Delay(ns) Physical Resource
Logical Resource(s)
------------------------------------------------------------ -------------------
PHY_CONTROL_X0Y7.PHYCTLFULL Tpctcko_FULL 0.342 u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_control_i
u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_0.ddr_phy_4lanes/phy_control_i
SLICE_X0Y337.A6 net (fanout=2) 1.354 u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/_phy_ctl_full_p<0>
SLICE_X0Y337.A Tilo 0.049 u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/phy_ctl_wd_of<25>
u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/phy_ctl_pre_fifo/wr_en_out1
PHY_CONTROL_X0Y5.PHYCTLWRENABLE net (fanout=3) 1.239 u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/phy_ctl_wr_of
PHY_CONTROL_X0Y5.PHYCLK Tpctckd_WRN 0.348 u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_2.ddr_phy_4lanes/phy_control_i
u_mig_7series/u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_2.ddr_phy_4lanes/phy_control_i
------------------------------------------------------------ ---------------------------

 

エラーが発生している OUT_FIFO/PHY_CONTROL、FIFO 前のパスに AREA_GROUP 制約を追加して、これらのタイミング違反は回避できます。 

次の制約を MIG で生成された UCF に追加できます。


INST "*/ddr_phy_4lanes_2.ddr_phy_4lanes/ddr_byte_lane_A.ddr_byte_lane_A/out_fifo" AREA_GROUP=lane2_bytea_outfifo;
INST "*/ddr_phy_4lanes_2.ddr_phy_4lanes/ddr_byte_lane_A.ddr_byte_lane_A/of_pre_fifo_gen*.u_ddr_of_pre_fifo*" AREA_GROUP=lane2_bytea_outfifo;
AREA_GROUP "lane2_bytea_outfifo" RANGE=SLICE_X0Y150:SLICE_X19Y199;

これらの制約は、今後の MIG リリースでデフォルトで含まれる予定です。
 
AR# 47383
日付 08/21/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Virtex-7 HT
IP
  • MIG 7 Series
このページをブックマークに追加