UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47387

LogiCORE IP Serial RapidIO Gen2 v1.4 - 新機能 : サンプル デザインでの ChipScope 、アドレス設定可能なメモリ スペース、統計キャプチャ

説明

LogiCORE IP Serial RapidIO Gen2 v1.4 に 3 つの新機能が追加されています。このコアの製品ガイドにはこれらの機能の詳細はまだ追加されていません。製品ガイドの次のリリースで追加される予定です。

  • サンプル デザインでの ChipScope
  • アドレス設定可能なメモリ スペース
  • 統計キャプチャ

ソリューション


サンプル デザインでの ChipScope ツール

ChipScope ツールがサンプル デザインの一部として利用できるようになりました。あらゆるタイプのパケットをすばやく作成し、ユーザー インターフェイスでのビヘイビアを監視するのに便利です。サンプル デザイン プロジェクトには ICON、IL、VIO 機能のコールが含まれています。ハードウェアでこれらの機能を有効にするには、srio_example_top.v で USE_CHIPSCOPE パラメーターを 1 に設定します。ChipScope ツールをシミュレーションの一部に使用しないように注意してください。ハードウェアのみで使用してください。プログラム後、example_design/chipscope にある ChipScope プロジェクト ファイルを読み込みます。


VIO ダッシュボードを使用すると、ユーザーのFTYPE、TTYPE、およびユーザー指定サイズのシングル パケットを送信することができます。トランザクションを出力するには [GO] ボタンをクリックします。書き込みバーストの場合は、出力データ フィールドが該当サイズになるまで繰り返されます。連続トラフィック モードも VIO を介して使用できます。Continuous Traffic Mode が 1 に設定されている限り実行されます。連続トラフィック モードのときにシングル パケットを送信しないようにしてください。


サンプル デザインでは、入力パケットのセルフ チェック機能があり、パケットの種類と ID がチェックされます。エラーが発生した場合、エラー LED が VIO で赤く点灯します。ChipScope ツールの IL 機能を使用すると、トリガーを設定しその結果出力される波形を確認して、ユーザー インターフェイスのトラフィックを監視することができます。


アドレス設定可能なメモリ スペース

サンプル デザインを使用する場合、メモリ ロケーションから読み出しすると、繰り返し可能なデータ パターンが返されます。ただし、ロケーション 'h12_xxxx は専用メモリ スペースとなっています。これらのロケーションへの書き込みはローカル メモリに保存されます。これは後で読み出し命令を出力することでいつでも読み出すことが可能です。この機能は srio_response_gen.v にあります。


統計キャプチャ

統計レジスタが 1 セット使用できるようになっています。このレジスタには ChipScope ツールまたは標準デザインからアクセスできます。これらのレジスタは、統計、デバッグ、リンクの状態確認に使用します。ChipScope ツールからアクセスする場合は、統計アドレス フィールドでアドレスを設定します。レジスタ値は統計データ フィールドにリアルタイムで返されます。この機能は srio_statistics.v にインプリメントされています。


統計レジスタ アドレス マッピング :



4'h0 packets observed over the past 2^10 cycles
4'h1 packets observed over the past 2^20 cycles
4'h2 number of active cycles (tready & tvalid) on incoming port 1 over the past 2^10 cycles
4'h3 number of active cycles (tready & tvalid) on incoming port 2 over the past 2^10 cycles
4'h4 number of active cycles (tready & tvalid) on outgoing port 1 over the past 2^10 cycles
4'h5 number of active cycles (tready & tvalid) on outgoing port 2 over the past 2^10 cycles
4'h6 total pnas sent
4'h7 total pnas received
4'h8 total requests sent
4'h9 total requests received
4'ha disparity error count
4'hb not-in-table error count
4'hc total packet retries sent
4'hd total packet retries received


改訂履歴
2012/05/06 - 初版
AR# 47387
日付 05/16/2012
ステータス アクティブ
種類 資料の変更
IP
  • Serial RapidIO
このページをブックマークに追加