UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47411

LogiCORE IP Serial RapidIO Gen2 v1.4 (Vivado 2012.1) - 階層が rebuild に設定されると SRIO 合成ネットリストが不正な形式になる

説明

Vivado Design Suite 2012.1 で LogiCORE IP Serial RapidIO Gen2 v1.4 コアをデフォルトの階層を rebuild に設定して生成すると、SRIO 合成ネットリストが不正な形式になります。

ソリューション


この問題は既知の問題であり、今後のリリースで修正される予定です。

この問題を回避するには、左側の [SynthesisSettings] をクリックし、-flatten_hierarchy を [rebuilt] から [none] に変更します。

注記 : その他の既知の問題については、(ザイリンクス アンサー 47190) を参照してください。

改訂履歴
2012/05/08 - 初版
AR# 47411
日付 05/07/2012
ステータス アクティブ
種類 ??????
ツール
  • Vivado - 2012.1
IP
  • Serial RapidIO
このページをブックマークに追加