We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47423

MIG 7 Series RLDRAM II - PHASER_IN 制約がないため配置でエラーが発生する


問題の発生したバージョン : v1.5
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 45195) 参照

MIG 7 シリーズ RLDRAM II デザインを Vivado を使用して配置していると、次のようなエラー メッセージおよび警告メッセージが表示されます。

ERROR: [Place-370] An unconstrained Phaser instance has been found. Phaser instances and their associated IO logic must be LOC constrained to a legal site locations for placement to succeed. Check to see whether all core constraints were properly used or manually add LOC constraints for the following instance(s).

Unconstrained Phaser instance(s):
Inst 'PHASER_IN_inst.phaser_in'

CRITICAL WARNING: [EDIF-96] Could not resolve non-primitive black box cell 'qdr_rld_byte_group_io_parameterized1' defined in file '/proj/mig_7series_v1_5/user_design/rtl/phy/qdr_rld_byte_group_io.v' instantiated as 'qdr_rld_byte_group_io'.


データ幅が 18 または 36 のパーツで、データがバイト グループ T1 および T2 に配置されていて、T0 および T3 データ用に選択されていないとき、この問題が発生します。

このコンフィギュレーションでは、書き込みクロック (DK/DK#) が T0 または T3 のバイト グループに割り当てられ、MIG RTL はこのバイト グループに対して PHASER_IN のコードを記述します。

この PHASER_IN 制約が XDC 制約ファイルにないため、Vivado フローでのみ配置エラーが発生しています。

この問題を回避するには、PHASER_IN 制約を XDC 制約ファイルに手動で追加します。
AR# 47423
日付 10/20/2014
ステータス アクティブ
種類 既知の問題