UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47442

14.5 - マップ : ODDR2 プリミティブの INIT パラメーターが間違っている

説明

ODDR2 プリミティブの INIT パラメーターが HDL コードで 1 に設定されていると、このパラメーターは、マップおよびマップ後のシミュレーションで伝搬されず、間違った値が表示されます。

ソリューション

Sparant-6 の ODDR2 には、ODDR2 出力の初期値を設定する INIT というジェネリック パラメーターがあります。


ビヘイビアーおよび翻訳後のプロセスで、出力を 1 に初期化する場合 (INIT => '1')、このパラメーターは正しいままです。


しかし、デザインがマップされるとき、INIT パラメーターは 0 に変更されます。


これは FPGA Editor でインプリメンテーションを確認し、対応する ODDR2 の SRINIT_OQ プロパティをチェックすると、確認できます。
 

この問題は、ISE 14.6 で修正されています。
 

それ以前のバージョンでこの問題を回避するには、FPGA Editor でこのパラメーターを手動で変更します。

 

AR# 47442
日付 01/19/2015
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6
ツール
  • ISE Design Suite - 14.5
  • ISE Design Suite - 14.4
  • ISE Design Suite - 14.3
  • More
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加