UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47504

SelectIO デザイン アシスタント - オンチップ終端のハードウェア問題のデバッグ

説明

このアンサーでは、オンチップ終端のハードウェア問題をデバッグする方法を説明します。

ソリューション

終端の問題をデバッグする場合は、信号のオシロスコープを用意しておくとよいでしょう。 

次の点に注意してください。

1) できる限りレシーバーに近い位置で、レシーバーの終端の後で計測してください。

2) パッケージ ピンにオンチップ終端のある信号のスコープショットを撮る場合は、それが終端の後であることを確認してください。ラインが終端されていない信号のようにみえます。 

ダイでは信号はこのようには見えません。まずピンでデザインをシミュレーションしてからダイでシミュレーションを実行してください。それからピンでの信号をスコープ ショットのものと比較します。

たとえば、ピンで DIFF_TERM=TRUE に設定されている LVDS 入力は次のようになります。



ダイでは次のようになります (終端の後):




外部終端が使用されている場合でも、パッケージのピンにはディップ/反射が見られますが、ダイでは問題はありません (緑 = ダイ、ピンク = ピン)。


 

  • VRN および VRP: 抵抗が正しいバンクに接続され配置されていること、または DCI カスケードが正しく設定されていることを確認します。
    VRN は VCCO に接続されているはずです ( VCC または VCCAUX ではありません)。VRP は GND に接続されているはずです。
  • 問題が発生している I/O が多目的コンフィギュレーション ピンの場合は、(Xilinx Answer 14887) を参照してください。
  • 差動信号のスコープ ショットを撮る場合は、差動プローブを使用します。
  • また、ほかの近接する I/O のスイッチをオフにするデバッグ方法もあります。
    近接する信号がスイッチしておらず、信号がクリーンな場合は、クロストークが発生している可能性があります。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47225 SelectIO デザイン アシスタント - 伝送ラインの終端方法 N/A N/A
AR# 47504
日付 06/02/2017
ステータス アクティブ
種類 一般
このページをブックマークに追加