UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47511

Zynq-7000 AP SoC、SPI - MIO のマスター モードで SS0 信号がアサートされると SPI コントローラーがリセットされる

説明

SPI コントローラーがマスターとしてコンフィギュレーションされる場合、SS0 信号は出力です。MIO/EMIO マルチプレクサーからの未使用の入力信号は、ディアサートのままにしておく必要があります。MIO インターフェイスを使用する場合、 SS0 コントローラー信号から EMIO インターフェイスまで配線し、EMIO SS0 入力信号を net_vcc に割り当てます。これはデフォルト設定ではない可能性があります。

ソリューション

影響 : 深刻な問題ではありませんが、マスター モードの SS0 の使用に影響します。
回避策 : 「ソリューション」セクションの「回避策の詳細」を参照してください。
対象となる
コンフィギュレーション :
MIO インターフェイスを介して SPI コントローラーを使用するシステム
対象となるデバイス リビジョン : (ザイリンクス アンサー 47916) - 「Zynq-7000 AP SoC シリコン リビジョンの相違」を参照してください。

 

MIO または EMIO を使用したインターフェイス :

1. MIO ピンでは SPI SS0 信号をイネーブルにしないようにします。

2. 次のように、EMIO SPI SS0 ポート信号をその出力とSS 入力が net_vcc に接続されるよう MHS ファイルを変更します。

  • PORT processing_system7_0_SPI0_SS_O_pin = processing_system7_0_SPI0_SS_O, DIR = O
  • PORT SPI0_SS_O = processing_system7_0_SPI0_SS_O
  • PORT SPI0_SS_I = net_vcc

注記 : ISE 14.1 のデフォルト設定では EMIO SS0 出力が入力に接続されるので、コントローラーは SS0 をアサートしたときにリセットされます。

プロダクション シリコンに関する注記 : マスター モードでは、SS0 が使用されていない場合はこれを Vcc に接続してください。コントローラーがこの信号をマスター モードで監視してマスターモード状態であるかを検出するため、この設定は重要です。SS0 がロジック Low の場合、コントローラーはマルチマスター モードであると想定して Mode_Fail 割り込みを発行します。Vivado 2013.2 では、Vcc は未使用 SS0 信号のデフォルト設定ではありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47511
日付 08/21/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
このページをブックマークに追加