| 影響 : | 深刻な問題ではありませんが、マスター モードの SS0 の使用に影響します。 |
| 回避策 : | 「ソリューション」セクションの「回避策の詳細」を参照してください。 |
| 対象となる コンフィギュレーション : |
MIO インターフェイスを介して SPI コントローラーを使用するシステム |
| 対象となるデバイス リビジョン : | (ザイリンクス アンサー 47916) - 「Zynq-7000 AP SoC シリコン リビジョンの相違」を参照してください。 |
MIO または EMIO を使用したインターフェイス :
1. MIO ピンでは SPI SS0 信号をイネーブルにしないようにします。
2. 次のように、EMIO SPI SS0 ポート信号をその出力とSS 入力が net_vcc に接続されるよう MHS ファイルを変更します。
注記 : ISE 14.1 のデフォルト設定では EMIO SS0 出力が入力に接続されるので、コントローラーは SS0 をアサートしたときにリセットされます。
プロダクション シリコンに関する注記 : マスター モードでは、SS0 が使用されていない場合はこれを Vcc に接続してください。コントローラーがこの信号をマスター モードで監視してマスターモード状態であるかを検出するため、この設定は重要です。SS0 がロジック Low の場合、コントローラーはマルチマスター モードであると想定して Mode_Fail 割り込みを発行します。Vivado 2013.2 では、Vcc は未使用 SS0 信号のデフォルト設定ではありません。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 47916 | Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 | N/A | N/A |
| AR# 47511 | |
|---|---|
| 日付 | 08/21/2013 |
| ステータス | アクティブ |
| 種類 | デザイン アドバイザリ |
| デバイス |
|