AR# 47518

Zynq-7000 SoC、SMC - 発生する可能性のある SRAM/NOR データ エラー

説明

トランザクションのすべての書き込みデータが 1 つの AXI データ転送サイクルに含まれる場合、SRAM/NOR データ エラーが発生することがあります。トランザクションで複数の AXI データ転送が必要な書き込みを常に実行してください。

ソリューション

影響: 深刻な問題ではありません。回避策を参照してください。
回避策:「回避策の詳細」を参照してください。
対象となる構成:SRAM/NOR インターフェイスを使用するシステムNAND インターフェイス モードには影響ありません。
対象となるデバイス リビジョン:すべて。修正予定はありません。(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。

回避策の詳細:

  • 1 AXI ビートより多く含めるだけの長さを持つメモリ バースト長を使用します (通常はメモリ バースト長 4 で含めることができます)。
    データの AXI バーストはメモリ インターフェイスでは通常適切に処理されるので、これがパフォーマンスに一番影響のない回避策です。この回避策は、メモリ デバイスでチップ セレクト (CS) のディアサートのない連続したトランザクションがサポートされる場合に使用できます。
  • バースト間でチップ セレクトをディアサートする必要のあるメモリ デバイスの場合は、refresh_period レジスタを 1 に設定するのが最適な回避策です。
    これにより、コントローラーは各トランザクション間でアイドリング状態に戻ります。これでバーストの各トランザクション間に tTR アイドル サイクルが追加されます。 それ以外の場合は連続して終了します。

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47518
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス