UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47525

Zynq-7000 AP SoC、PS クロック - システム クロックのソフト リセットがクロック分周器をデフォルト値にリセットしない

説明

システム クロックのソフト リセットがクロック分周器を常にデフォルト値にリセットしません。ソフトウェアは、ソフト リセット後にすべての分周器をコンフィギュレーションする必要があり、デフォルト設定に依存するべきではありません。

ソリューション

影響 :
深刻な問題ではありません。 ソフトウェアは常にクロック サブシステムをリプログラムするべきです。

回避策 :

ソフト リセット後、ソフトウェアは常にクロックをリプログラムするべきです。

対象となるコンフィギュレーション :

すべて
対象となるデバイス リビジョン : 詳細は、(ザイリンクス アンサー 47916) - Zynq-7000 デザイン アドバイザリ マスター アンサーを参照してください。


影響の詳細


PS クロック分周器は、そのリセット/デフォルト値にアップデートされないことがあります。

PLL がソフト リセットより前に停止されると、PS にはソフト リセットの直後にまだオンになっていない PLL からのクロックが使用されます。

詳細な回避策

ソフト リセット後にすべてのクロック分周器をコンフィギュレーションしてください。これにより、ステートに関係なく、クロック分周器が続くリセットを正しく設定するようになります。また、ARM PLL はソフト リセットよりも前に停止しないようにしてください。
AR# 47525
日付 11/12/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加