AR# 47544

Zynq-7000 SoC、インターコネクト - CPU/ACP トラフィックが激しいと OCM インターコネクト スイッチでメモリ アクセスが不足する可能性がある

説明

CPU および ACP インターコネクトのトラフィックが非常に激しいと、CPU の読み出しおよび書き込みリクエストの仲介の優先度が OCM インターコネクトからくるリクエストよりも高いため、OCM インターコネクトのメモリ アクセスが不足する可能性があります。 

CPU で生成されるメモリ トラフィックは、MMU/キャッシュ機能をオンにし、アドレス範囲を [Cacheable] または [Strongly Ordered] に設定することで、軽減できます。

ソリューション

影響:

深刻な問題ではありません。この問題は、非常に稀な状況や、人為的に作成された使用状況で発生します。推奨回避策を利用して、メモリ アクセスの不足状況は発生しなくなります。

回避策:

MMU をイネーブルにするとき、OCM メモリ領域を [Cacheable] または [Strongly Ordered] のメモリ タイプに設定します。 「回避策の詳細」を参照してください。

対象となる構成:

プロセッサが OCM にアクセスするシステム

対象となるデバイス リビジョン:(Xilinx Answer 47916) - 「Zynq-7000 デザイン アドバイザリ マスター アンサー」を参照してください。


回避策の詳細

一部の MMU コンフィギュレーションでは、CPU ポートから OCM へのデータ スループット要件が高くなるので、この問題が発生する状況を作りやすくなっています。 

MMU をイネーブルにするとき、OCM メモリ領域を [Cacheable] または [Strongly Ordered] のメモリ タイプに設定します。 これらのコンフィギュレーションを使用すると、どのシミュレーションでもメモリ アクセスの不足状態は見られません。 

ほかの MMU 設定を使用すると、OCM スイッチ ポートでメモリ アクセスが不足する可能性があります。

AR# 47544
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス