特定のタイミングでは、内部供給可能メモリ領域に対して実行される MVA データまたはユニファイド キャッシュ ライン メンテナンス操作が、システムの Point of Coherency または Point of Unification まで進行できない場合があります。これは、自己書き換えコードに影響します。この問題は、2 つのプロセッサが SMP モードで動作しており、CP15 メンテナンス操作のブロードキャストがイネーブルになっている場合にのみ発生します。この問題には、既知の回避策があります。
| 影響 : | 深刻な問題ではありません。 |
回避策 : | 推奨される手順に従ってください。詳細は、「回避策の詳細」セクションを参照してください。 |
対象となるコンフィギュレーション : | ARM プロセッサの 1 つまたは両方を SMP モードで使用するシステム |
| 対象となるデバイス リビジョン : | すべて。修正の予定はありません。(ザイリンクス アンサー 47916) - Zynq-7000 デバイスのデザイン アドバイザリ マスター アンサーを参照してください。 |
1 つの CPU が MVA による内部供給可能メモリ領域をターゲットとしたデータまたはユニファイド キャッシュ ライン メンテナンス操作を実行します。このメモリ領域は、ローカルに変更されています。
2 番目の CPU が、同じ時間枠内に同じメモリ ロケーションに対してメモリ要求を発行します。
DCIMVAC : MVA から PoC へのデータまたはユニファイド キャッシュ ラインを無効にします。
DCCMVAC : MVA から PoC へのデータまたはユニファイド キャッシュ ラインをクリアします。
DCCMVAU : MVA から PoU へのデータまたはユニファイド キャッシュ ラインをクリアします。
DCCIMVAC : MVA から PoC へのデータまたはユニファイド キャッシュ ラインをクリアし、無効にします。
ロード命令のため発生した読み出し要求。ロード命令が投機的の場合も同様です。
ストア命令のため発生した書き込み要求
PLD 命令のため発生したデータ プリフェッチ。PLD 命令が投機的の場合も同様です。
STR > DSB > DCC_MVA > DSB > DCC_MVA
| AR# 47550 | |
|---|---|
| 日付 | 08/15/2012 |
| ステータス | アクティブ |
| 種類 | デザイン アドバイザリ |
| デバイス | |