UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47552

Zynq-7000 AP SoC、APU - ARM MainID レジスタが APB のデバッグ インターフェイスにエイリアス化されない

説明

ARM デバッグ アーキテクチャにより MainID レジスタのエイリアスとして定義されているデバッグ レジスタ 838 および 839 が APB にインプリメントされません。デバッガーまたはその他の外部ツールでこのエイリアス アドレスを使用して MIDR レジスタを読み出そうとすると、間違った値 (0x0) が取得され、デバッガーでさまざまな不具合が発生する可能性があります。

ソリューション

影響 :

深刻な問題ではありません。デバッガーまたはその他の外部ツールでこのエイリアス アドレスを使用して MIDR レジスタを読み出そうとすると、間違った値 (0x0) が取得され、デバッガーでさまざまな不具合が発生する可能性があります。

回避策 :

常に、エイリアス アドレスではなく、元のアドレス 0x0D00 を使用して MIDR にアクセスします。

対象となるコンフィギュレーション :

ARM プロセッサを 1 つまたは両方含むデバッグ インターフェイスを使用するシステム

対象となるデバイス リビジョン : すべて。修正される予定はありません。(ザイリンクス アンサー 47916) - Zynq-7000 AP SoC のシリコン リビジョンの相違点

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47552
日付 05/09/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
  • Zynq-7000Q
  • XA Zynq-7000
このページをブックマークに追加