UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47560

Zynq-7000 AP SoC、APU - DAP コントローラーによる DBGPRSR または DBGOSLSR レジスタへの読み出しアクセスにより予期しない UNDEF 例外が生成されることがある

説明

CP14 読み出しコマンドで 制御/ステータス DbgSwEnable ビットが 0 の DBGPRSR または DBGOSLSR レジスタにアクセスすると、特権モードであっても予期しない UNDEF 例外が生成されます。これらのレジスタの 1 つを読み出す前に、DbgSwEnable ビットを 1 に設定し、読み出しが完了したら 0 に戻します。

ソリューション

影響 :

深刻な問題ではありません。DBGPRSR および DBGOSLSR レジスタは、主にサポートされないパワーダウン シーケンスのデバッグに使用されます。

回避策 :

これらのレジスタの 1 つを読み出す前に、DbgSwEnable ビットを 1 に設定し、読み出しが完了したら 0 に戻します。

対象となるコンフィギュレーション :

ARM プロセッサの 1 つまたは両方を使用するシステム

対象となるデバイス リビジョン : すべて。修正される予定はありません。Zynq-7000 AP SoC シリコン リビジョンの違いについては、(ザイリンクス アンサー 47916) を参照してください。

影響

DBGPRSR および DBGOSLSR レジスタは、パワーダウンからパラーアップまでのデバッグ プロセスの一部として使用されますが、パワーダウンおよびパワーアップ機能はサポートされていません。

注記 : DbgSwEnable ビットは制御/ステータス ワード レジスタにあります。このレジスタと DBGPRSR/DBGOSLSR レジスタは、DAP コントローラーでアクセスできます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47560
日付 06/04/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
  • Zynq-7000Q
  • XA Zynq-7000
このページをブックマークに追加