AR# 47560

Zynq-7000 SoC、APU - DAP コントローラーによる DBGPRSR または DBGOSLSR レジスタへの読み出しアクセスにより予期しない UNDEF 例外が生成されることがある

説明

CP14 読み出しコマンドで制御/ステータス DbgSwEnable ビットが 0 の DBGPRSR または DBGOSLSR レジスタにアクセスすると、特権モードであっても予期しない UNDEF 例外が生成されます。 

これらのレジスタの 1 つを読み出す前に DbgSwEnable ビットを 1 に設定し、読み出しが完了したら 0 に戻します。

ソリューション

影響:

深刻な問題ではありません。DBGPRSR および DBGOSLSR レジスタは、主にサポートされないパワーダウン シーケンスのデバッグに使用されます。

回避策:

これらのレジスタの 1 つを読み出す前に DbgSwEnable ビットを 1 に設定し、読み出しが完了したら 0 に戻します。

対象となる構成:

ARM プロセッサの 1 つまたは両方を使用するシステム

対象となるデバイス リビジョン:すべて修正予定なし(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。

影響の詳細

DBGPRSR および DBGOSLSR レジスタは、パワーダウンからパワーアップまでのデバッグ プロセスの一部として使用するためのものですが、パワーダウンおよびパワーアップ機能はサポートされていません。

注記: DbgSwEnable ビットは制御/ステータス ワード レジスタにあります。このレジスタと DBGPRSR/DBGOSLSR レジスタには、DAP コントローラーでアクセスできます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47560
日付 05/25/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス