AR# 47563

Zynq-7000 SoC、APU - オフセットが 23 に設定されていると、L2 キャッシュ コントローラーが 4 KB の境界を越えてプリフェッチすることがある

説明

プリフェッチがイネーブルになっており、プリフェッチ オフセットが 23 (0x17) の場合、L2 キャッシュ コントローラーが 4 KB アドレスの境界を越えてプリフェッチすることがあります。これが原因で L1 MMU のページ属性設定にかかわらず、これらのキャッシュ ライン フィルがメモリ空間の新しい 4 KB ページをターゲットとすることがあるため、システムの問題が発生する可能性があります。

このプリフェッチ ユニットのオフセットは 0 ~ 31 の値に設定できますが、プリフェッチが 4 KB の境界を越えて実行されるのを回避するには、23 には設定しないでください。デフォルト値は 0 で、次のキャッシュ ラインがプリフェッチされます。

ソリューション

影響:
あまり重要ではありません。この問題は簡単に回避できます。
回避策:
プリフェッチのオフセットは 0 ~ 31 に設定できますが、23 には設定しないでください。デフォルト値は 0 で、次のキャッシュ ラインがプリフェッチされます。
対象となる
構成:
プリフェッチがイネーブルのプロセッサ L2 キャッシュを使用するシステム
対象となるデバイス リビジョン:
すべて。修正の予定なし(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。

 

この問題は、次の条件が両方とも満たされると発生します。

* プリフェッチ イネーブル ビットの (補助制御レジスタまたはプリフェッチ制御レジスタのビット [29:28]) の 1 つがセットされている。

* プリフェッチ オフセット ビットが 23 (5b10111) に設定されている。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47563
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス