UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47564

Zynq-7000 SoC、DDR - DDR I/O バッファーで外部 VREF がサポートされない

説明

DDR I/O バッファー (DDRIOB) では差動入力レシーバーが使用され、レシーバーへの 1 つの入力はデータに、もう 1 つは VREF (DDR VCC I/O の電圧の 1/2 に設定) と呼ばれる電圧基準ピンに接続されています。

DDRIOB では外部 VREF 機能はサポートされないので、VREF は内部電圧ソースから供給する必要があります。

ソリューション

影響:
深刻な問題ではありません。内部 VREF を使用してください。
回避策:
内部 VREF を使用する方法については、「ソリューション」セクションを参照してください。
対象となる
構成:
PS DDR メモリ コントローラーを使用するシステム
対象となるデバイス リビジョン:(Xilinx Answer 47916) を参照してください。 
内部 VREF 機能を使用してください。内部 VREF をイネーブルにするには、次の手順に従います。
  • DDRIOB_DDR_CTRL.VREF_EXT_EN を 00 に設定します(I/O の外部信号からの接続を解除)。
  • DDRIOB_DDR_CTRL.VREF_SEL を DDR 規格に従った適切な電圧に設定します (VREF = Vcco_ddr/2)。
  • DDRIOB_DDR_CTRL.VREF_INT_EN を 1 に設定し、内部 VREF ジェネレーターをイネーブルにします。
AR# 47564
日付 05/25/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加