UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47564

Zynq-7000 AP SoC、DDR - DDR I/O バッファーで外部 VREF がサポートされない

説明

DDR I/O バッファー (DDRIOB) では、受信器への入力の 1 つがデータ入力に、もう一方の入力が VREF という電圧参照ピン (DDR VCC I/O 電圧の半分に設定) に接続される差動入力受信器が使用されます。

DDRIOB では外部 VREF 機能はサポートされないので、VREF は内部電圧ソースから供給される必要があります。

ソリューション

影響 :
深刻な問題ではありません。内部 VREF を使用してください。
回避策 :
内部 VREF を使用する方法については、このアンサーの下記を参照してください。
対象となる
コンフィギュレーション :
PS DDR メモリ コントローラーを使用するシステム
対象となるデバイス リビジョン : 詳細は、Zynq-7000 デバイス アドバイザリ マスター アンサーを参照してください。
内部 VREF 機能を使用してください。内部 VREF をイネーブルにする方法は、次のとおりです。
  • DDRIOB_DDR_CTRL.VREF_EXT_EN を 00 に設定します (外部信号からの I/O の接続を解除します)。
  • DDRIOB_DDR_CTRL.VREF_SEL を DDR 規格によって、最適な電圧に設定します。(VREF = Vcco_ddr / 2)
  • DDRIOB_DDR_CTRL.VREF_INT_EN を 1 に設定し、内部 VREF ジェネレーターをイネーブルにします。
AR# 47564
日付 11/12/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加