PS および PL 間の AXI インターフェイスは、BootROM が完了すると有効になります。FSBL 実行の初期段階で、ソフトウェアで AXI インターフェイス リセットをアサートする必要があります。
PL AXI インターフェイスを起動するには、ソフトウェアで常に正しいリセットおよびコンフィギュレーション プロシージャを使用する必要があります。
影響: あまり重要ではありません。AXI インターフェイスが有効になっていると想定せず、PL を起動およびコンフィギュレーションする際には常に正しいプロシージャを使用する必要があります。
回避策: ブート ローダーの最初の段階で、SLCR.FPGA_RST_CTRL レジスタをリセット値に戻します。
影響するコンフィギュレーション: すべて
影響するデバイス リビジョン:(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。
ブート ローダーの最初の段階で、SLCR.FPGA_RST_CTRL レジスタをリセット値に戻します。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 47916 | Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 | N/A | N/A |
| AR# 47569 | |
|---|---|
| 日付 | 05/25/2018 |
| ステータス | アクティブ |
| 種類 | デザイン アドバイザリ |
| デバイス | |