UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47569

Zynq-7000 AP SoC、ブート - BootROM が完了すると PS-PL AXI インターフェイスが有効になる

説明

PS および PL 間の AXI インターフェイスは、BootROM が完了すると有効になります。FSBL 実行の初期段階で、ソフトウェアで AXI インターフェイス リセットをアサートする必要があります。PL AXI インターフェイスを起動するには、ソフトウェアで常に正しいリセットおよびコンフィギュレーション プロシージャを使用する必要があります。

ソリューション

影響 : 低い。AXI インターフェイスが有効になっていると想定せず、PL を起動およびコンフィギュレーションする際には常に正しいプロシージャを使用する必要があります。

回避策 : ブート ローダーの最初の段階で、SLCR.FPGA_RST_CTRL レジスタをリセット値に戻します。

対象となるコンフィギュレーション : すべて

影響のあるデバイス リビジョン : (ザイリンクス アンサー 47916) - Zynq-7000 AP SoC シリコン リビジョンの違い

ブート ローダーの最初の段階で、SLCR.FPGA_RST_CTRL レジスタをリセット値に戻します。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47569
日付 06/06/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
このページをブックマークに追加