AR# 47587

Zynq-7000 SoC、APU - パリティ イネーブル ビットの設定にかかわらず BTAC および GHB のパリティ エラーが常にレポートされる

説明

ダイナミック分岐予測をイネーブルにすると、CPU で BTAC および GHB RAM 上でパリティ エラーが発生していることがレポートされます 

このエラーは、RAM のパリティ エラー検出をディスエーブルにしてもレポートされます。

パリティ エラー検出は通常イネーブルになっています。 

この問題を回避するには、ダイナミック分岐予測をイネーブルにする前にパリティ エラー検出をイネーブルにします。 

パリティ エラー検出がディスエーブルになっており、分岐予測がイネーブルになっているシステムでは、パリティ エラーを無視します。

ソリューション

影響:

深刻な問題ではありません。

回避策:

ダイナミック分岐予測をイネーブルにする前にパリティ エラー検出をイネーブルにします。詳細は、「回避策の詳細」セクションを参照してください。

対象となる構成:

プロセッサの 1 つまたは両方を使用し、ダイナミック分岐予測およびパリティを使用するシステム

対象となるデバイス リビジョン:すべて。修正予定はありません。(Xilinx Answer 47916) - 「Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点」を参照してください。


Cortex-A9 では、ダイナミック分岐予測がイネーブルの場合 (Cortex-A9 アーキテクチャ レジスタ: SCTLR[11] = 1)、パリティ エラー検出ロジックがイネーブル (Cortex-A9 ACTLR[9]= 1) になっていると、BTAC および GHB RAM で発生するパリティ エラーがレポートされます。 

パリティ エラー検出がディスエーブルになっていても BTAC および GHB RAM のパリティ エラーはレポートされます。

影響の詳細

この問題により、パリティ エラー検出がディスエーブルのときに BTAC および GHB RAM でパリティ エラーが発生すると、パリティ エラーがレポートされます。 

パリティはブート プロセスの初期段階でイネーブルにされることが多いので、この問題により重大な影響が発生することはありません。

回避策の詳細

ダイナミック分岐予測がディスエーブルの場合は BTAC および GHB RAM のパリティ エラーはレポートされないので、この問題を回避するにはパリティ エラー検出をイネーブル (ACTLR[9] = 1) にする前に、ダイナミック分岐予測をイネーブル (SCTLR[11] = 1) にします。  

パリティ エラー検出がディスエーブルになっており、分岐予測がイネーブルになっているシステムでは、パリティ エラーを無視します。

注記

GHB または BTAC にメモリ エラーがある場合は、分岐が誤って予測されます。  

プロセッサは、分岐予測が正しいかどうかを評価するので、この状態から自動的に回復します。 

そのため、パリティ エラーは無視しても問題ありません。
 

AR# 47587
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス