AR# 47589

説明

MIO ピン (GPIOB) の I/O バッファーは、VCCO_MIO が 2.5V または 3.3V の場合は、差動 HSTL レシーバーの VREF を使用するようにプログラムしないでください。次の条件を満たしている場合は、I/O バッファーが長期的に損傷する可能性があります。

1. 特定バンクの少なくとも 1 つの I/O が、slcr.MIO_PIN_*[IO_Type] 制御ビットを使用して LVCMOS25、LVCMOS33、LVTTL として設定されている。
2. 内部 VREF 電圧が slcr.GPIOB_CTRL[VREF_SW_EN] レジスタ制御ビットを使用して有効になっており、VREF ピンが 0.9V に設定されている。
3. 1 つの I/O (#1 から I/O と同じバンク内) は、出力トライステートおよび 2.5V 以上のレベルに起動されるパッドを使用して、HSTL18 として設定されている。

ソリューション

VCCO_MIO が 2.5V または 3.3V の場合は、差動レシーバーの VREF として GPIOB をプログラムしないでください。