UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47589

Zynq-7000 SoC、信号 - VCCO_MIO が 2.5/3.3V のとき GPIOB を HSTL18 にプログラムすると IOB レシーバーが破損することがある

説明

MIO ピン (GPIOB) の I/O バッファーは、VCCO_MIO が 2.5V または 3.3V の場合は、差動 HSTL レシーバーの VREF を使用するようにプログラムしないでください。次の条件を満たしている場合は、I/O バッファーが長期的に損傷する可能性があります。

  1. 特定バンクの少なくとも 1 つの I/O が、slcr.MIO_PIN_*[IO_Type] 制御ビットを使用して LVCMOS25、LVCMOS33、LVTTL として設定されている。
  2. 内部 VREF 電圧が slcr.GPIOB_CTRL[VREF_SW_EN] レジスタ制御ビットを使用して有効になっており、VREF ピンが 0.9V に設定されている。
  3. 1 つの I/O (#1 から I/O と同じバンク内) は、出力トライステートおよび 2.5V 以上のレベルに起動されるパッドを使用して、HSTL18 として設定されている。

ソリューション

VCCO_MIO が 2.5V または 3.3V の場合は、差動レシーバーの VREF として GPIOB をプログラムしないでください。

AR# 47589
日付 05/25/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
  • Zynq-7000Q
  • XA Zynq-7000
このページをブックマークに追加