UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47609

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1 / Vivado 2012.1) - IES シリコンでの D1 低電力デバイス ステートのサポート

説明


問題のあったバージョン : v1.1
修正されたバージョンおよび既知の問題 : (ザイリンクス アンサー 47441) を参照してください。

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 コアでは IES シリコンをターゲットにしている場合 D1 低電力デバイス ステートがサポートされていません。

ソリューション


この問題は既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題のあったバージョン」は問題が最初に発生したバージョンを指します。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

改訂履歴
2012/05/08 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

AR# 47609
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加