UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47612

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1) - CORE Generator ツールでの SSIT デバイスのサポート

説明


問題の発生したバージョン : v1.1
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

ISE Design Suite CORE Generator ツールでは、SSIT デバイスはサポートされません。

ソリューション


ISE デザイン ツールでは SSIT デバイスはサポートされません。コアがイネーブルとなっていても、このフローはサポートされません。SSIT デバイスをターゲットとしている場合、ユーザーは Vivado ツール フローを使用してください。これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : CORE Generator ツールで SSIT デバイスに対してコアがイネーブルになる問題は、修正されました。SSIT デバイスを使用するには、Vivado ツール フローを使用してください。

改訂履歴

2012/12/17 - 問題が修正されたことを記述
2012/05/08 - 初版

注記 : 「問題の発生したバージョン」とは、問題が最初に発見されたバージョンです。問題はそれより以前のバージョンでも発生していた可能性はありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

AR# 47612
日付 12/17/2012
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加