UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 47614: Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1/Vivado 2012.1) - サンプル デザインでのレガシ エンドポイント コンフィギュレーションのサポート

AR# 47614

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1/Vivado 2012.1) - サンプル デザインでのレガシ エンドポイント コンフィギュレーションのサポート

説明

問題があったバージョン : v1.1
修正されたバージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

レガシ エンドポイント コンフィギュレーションがサンプル デザインでサポートされていません。

ソリューション


コアの生成中にレガシ エンドポイント コンフィギュレーションを選択できます。PIO サンプル デザインではサンプル テストベンチで生成された I/O トランザクションがサポートされません。これは既知の問題であり、今後のコアのリリースで修正される予定です。

メモ : [バージョン] 列は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性はありますが、以前のバージョンではそれを検証するテストは実行されていませんでした。

改訂履歴
2012/05/08 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47441 Virtex-7 FPGA Gen3 Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 47614
日付 01/21/2013
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加