UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47623

Vivado DSP ツール (System Generator for DSP) (2012.1) - System Generataor サブモジュールが複数あるデザインのモデルに対してピン ロケーションおよび適用されない制約に関するクリティカル警告メッセージが表示される

説明


あるモデルがほかのモデルと共にインスタンシエートされていると、1 つのモデルのものと 2 つのモデルのものと XDC ファイルの制約構文がまったく同じであっても、ピンに関してクリティカル警告メッセージが表示されます。

各ピン ロケーションに対して表示されるクリティカル警告メッセージは次のようなものです。

''[PlanAhead 1398] There are no top level ports directly connected to pins 'clk', returning pins matching pattern 'clk' for cell 'u_mac_fir'. ["C:\ATEST\V2012_1\p.15xc\VHDproj\VHDproj.srcs\sources_1\dsp\PinsLocked\sysgen\mac_fir_cw.xdc":16]

[Netlist 69] Cannot set property 'LOC', because the property does not exist for objects of type 'pin'. ["C:\ATEST\V2012_1\p.15xc\VHDproj\VHDproj.srcs\sources_1\dsp\PinsLocked\sysgen\mac_fir_cw.xdc":16]

しかし、複数モデルとシングル モデルの両方のケースで、XDC 制約はまったく同じです。

例 :

set_property LOC AF16 [get_ports clk]
set_property LOC AD14 [get_ports {data_in1[1]}]
set_property LOC AD15 [get_ports {data_in1[0]}]
set_property LOC AD16 [get_ports {data_in2[1]}]
set_property LOC AD17 [get_ports {data_in2[0]}]

ソリューション


LOC 制約は、最上位 XDC ファイルでのみ設定してください。

System Generator for DSP のバージョン別のリリース ノートは、(ザイリンクス アンサー 29595) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

AR# 47623
日付 02/07/2013
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado - 2012.1
このページをブックマークに追加