UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47644

XAUI v10.3 以降 (ISE) - 7 シリーズ FPGA サンプル デザインでのタイミング エラー

説明

7 シリーズ デバイスをターゲットにすると、XAUI コアのサンプル デザインでタイミング エラーが発生することがあります。

ソリューション


サンプル デザインのデバイス使用率は低く、低使用率ウィンドウが作成されますが、コアがこのウィンドウに制約されていると、タイミングが満たされないことがあります。これは、コアを GT の近くに配置する必要があるからです。大型のデザインでは、低使用率ウィンドウは設定されないので、タイミング エラーは発生しません。この問題を回避し、低デバイス使用率ウィンドウをディスエーブルにするには、次の環境変数を設定します。

% setenv PAR_USE_LOWUTILHEUR 0

または、UCF にエリア グループを追加します。

AREA_GROUP ''xaui_core'' RANGE = ''CLOCKREGION_XiYj:CLOCKREGION_XiYj'';
INST ''xaui_block/*'' AREA_GROUP = ''xaui_core'';

ここで、i と j は整数値です。このエリア グループは、クロック領域を選択されているトランシーバーの隣に制約します。



AR# 47644
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 14.1
IP
  • XAUI
このページをブックマークに追加