AR# 47657

2012.1 IP Packager - 「Could not find synthesis files on IP」というエラー メッセージが表示される

説明


CORE Generator でパッケージされた IP を生成すると、次のようなエラー メッセージが表示されます。

"Applying external generics to 'my_core_v1_0'...
Finished delivering C-model simulation files.
Delivering associated files for 'my_core_v1_0'...
Delivered 5 files into directory
/project_directory/my_core_src_v_test/ise_cg/ipdir/tmp/_cg/my_core_v1_0
WARNING:sim - No model name for synthesis of ':ise.xilinx.com:synthesis.rtl', defaulting to 'root'.
Generating implementation netlist for 'my_core_v1_0'...
INFO:sim - Pre-processing HDL files for 'my_core_v1_0'...
ERROR:sim - Could not find synthesis files on IP
ERROR:sim - Failed executing Tcl generator.
ERROR:sim - Failed to generate 'my_core_v1_0'. Failed executing Tcl generator.

ERROR:sim:877 - Error found during execution of IP 'My Core v1.0'"

「set_param ipx.enableCoreGen true」という設定でユニファイド IP として外部 IP はパッケージされていました。

Vivado および CORE Generator の両方のツールの合成配布として IP Packager は自動的にそれを推論していました。CORE Generator でソース コアとしてこのコアを配布する素sる必要があったので、次のように xilinx_cgverilogsynthesis グループを削除し、rdi_packip.tcl ファイルに xilinx_cgverilogsourcedelivery グループを追加しました。
ipx::remove_file_group {xilinx_cgverilogsynthesis} $component
ipx::add_file_group -type {cg:verilog:source_delivery} {xilinx_cgverilogsourcedelivery} $component
ipx::add_default_generators $component

合成配布用にジェネレーターが呼び出されるようです。

ソリューション


この問題は Vivado Design Suite 2012.2 で修正される予定です。

また、すべてのジェネレーターをまず削除してから、もう一度追加し直して、ジェネレーターをアップデートすることもできます。
ipx::remove_all_generator
ipx::add_default_generators

最後に ipx::add_default_generators を一度だけ呼び出す必要があるので注意してください。
AR# 47657
日付 05/07/2012
ステータス アーカイブ
種類 既知の問題
ツール