UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47664

13.4 Virtex-6 配線 - BUFIODQS クロック ネットの配線が不正となる可能性がある

説明

OPTDELAY リソースの使用の際に BUFIODQS クロック ネットが配線されないことがあります。

2 つの関連する BUFR クロックで同じ I/O コンポーネントを駆動する場合、これら BUFR クロックの遅延を一致させるために、この配線は必要です。

不正な配線には 2 つの原因があります。

  1. マルチスレッドをイネーブルにして (-mt) PAR を実行すると、OPTDELAY リソースを使用して PAR で以前実行された配線 (ロックされている) はマルチスレッド配線ツールで考慮されません。
    不正なタイミング制約 (たとえば maxskew) に含まれるネットの場合、マルチスレッド配線ツールはそのネットを破棄して再度配線するだけです。
     
  2. FPGA Editor で未配線にした後に再度配線されたネットは、必要な OPTDELAY リソースで再配線されません。

OPTDELAY リソースを使用した BUFDQS ネットの正しい配線

bufiodqs.png




ソリューション

DRC チェックが作成され、間違って配線された BUFIODQS ネットを検出します。

同時に、配線が不正である可能性がある場合、デザインは FPGA Editor で検証されます。

不要なタイミング制約を削除し、上記に示したネットの破棄と再配線を回避してください。

AR# 47664
日付 03/23/2015
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Virtex-6QL
  • Less
ツール
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • More
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • Less
このページをブックマークに追加