UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47665

LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII v11.3 (ISE 14.1) - Spartan-6 デバイスをターゲットにする場合サンプル デザインにタイミング エラーが発生する可能性がある

説明


ISE 14.1 で Ethernet 1000BASE-X PCS/PMA または SGMII v11.3 を使用し Spartan-6 デバイスをターゲットにすると、サンプル デザインをインプリメントするときに次のようなタイミング エラーが発生することがあります。

"Timing constraint: ts_tx_clk = PERIOD TIMEGRP "tx_logic" 8 ns HIGH 50%;
For more information, see Period Analysis in the Timing Closure User Guide (UG612).

3809 paths analyzed, 1863 endpoints analyzed, 49 failing endpoints
49 timing errors detected. (49 setup errors, 0 hold errors, 0 component switching limit errors)
Minimum period is 10.057ns."

ソリューション

このタイミング エラーは現在調査中です。タイミング エラーが発生した場合は、ウェブ ケースを開いてザイリンクス テクニカル サポートまでご連絡ください。
AR# 47665
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 14.1
IP
  • Ethernet 1000BASE-X PCS/PMA or SGMII
このページをブックマークに追加