UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47688

7 シリーズ FPGA GTP トランシーバー - 基準クロックを共有していると ISE 14.1/Vivado 2012.1 でインプリメンテーション エラーが発生する

説明


ISE 14.1 および Vivado 2012.1 ソフトウェア フローの両方で GTP トランシーバーを生成するると、インプリメンテーション エラーが発生します。

この問題の回避策を教えてください。

ソリューション


ISE 14.1 および Vivado 2012.1 で 7 シリーズ GTP デザインのインプリメンテーション実行中に次のようなエラー メッセージが表示されます。

"ERROR:Place:1390 - Unroutable Placement! A GTPE_COMMON / GT clock component pair have been found that are not placed at a routable site pair."

基準クロックが左右区画で共有されているとこのエラーが発生します。

この問題を回避するには同じ区画の基準クロックを使用します。これは ISE Design Suite 14.2 および Vivado Design Suite 2012.2 で修正される予定です。
AR# 47688
日付 05/02/2012
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
ツール
  • ISE Design Suite - 14.1
  • Vivado - 2012.1
このページをブックマークに追加