このアンサーは LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) のリリース ノートで、次の情報が記載されています。
インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
Ten Gigabit Ethernet PCS/PMA v3.0 およびそれ以降のバージョンのリリース ノートは (Xilinx Answer 54669) を参照してください。
最新版 v2.6 の新機能
最新版 v2.6 でのサポート デバイス
注記: パーツおよびパッケージ サポートの完全なリストは、ザイリンクス CORE Generator GUI から Ten Gigabit Ethernet PCS/PMA コアの [Supported Families] を参照してください。
以前のバージョンの新機能およびサポート デバイスは、生成されたコアの readme.txt またはバージョン情報ファイルを参照してください。
コアのバージョン
この表では、コアのバージョンに対して、それが含まれた最初の ISE または Vivado デザイン ツールのバージョンが記載されています。
コア バージョン | ISE ツール バージョン | Vivado ツール バージョン |
v2.6 rev3 | ISE 14.7 | なし |
v2.6 rev2 | ISE 14.6 | なし |
v2.6 rev1 | (Xilinx Answer 53777) | なし |
v2.6 | ISE 14.4 | 2012.4 |
v2.5 | ISE 14.3 | 2012.3 |
v2.4 | ISE 14.2 | 2012.2 |
v2.3 | ISE 14.1 | 2012.1 |
v2.2 | ISE 13.3 | なし |
v2.1 | ISE 13.1 | なし |
7 シリーズ トランシーバー シリコン サポート
この表は、各 7 シリーズ シリコン リビジョンをサポートする最新のコア バージョンについて示しています。
GTX GES/プロダクション シリコン | GTH 初期エンジニアリング サンプル (IES) シリコン | GTH エンジニアリング サンプル (GES) シリコン | GTH プロダクション シリコン | |
---|---|---|---|---|
最新のコア バージョン | v2.6rev3 | v2.6 | v2.6 (Xilinx Answer 52611) を参照 | v2.6 rev3 |
一般的な既知の問題
次の表は ISE Design Suite 13.1 でリリースされた v2.1 以降のバージョンの Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) コアの既知の問題をまとめたものです。
これは 7 シリーズ デバイスをサポートする最初のバージョンです。コアの古いバージョンについては、『IP リリース ノート ガイド』を参照してください。バージョン別のリリース ノートのアンサーへのリンクがあります。
注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。
(Xilinx Answer 57987) | 10GBASE-KR のサポート | v2.6 | なし |
(Xilinx Answer 58069) | コンフィギュレーション ベクター - サンプル デザインで 125us タイマーが正しく初期化されない | v2.6 | アンサーに回避策 |
(Xilinx Answer 57847) | エラスティック バッファーでアンダーフローを避けることができなくなり、レイテンシが増加する可能性がある | v2.6 | v2.6 rev3 |
(Xilinx Answer 57503) | Virtex-7 GTH - 製品シリコンに必要な属性のアップデート | v2.6 | v2.6 rev3 |
(Xilinx Answer 55676) | 7 シリーズ - PRBS31 - GTX トランシーバー PRBS31 エラー カウンターへの DRP アクセスで MDIO インターフェイスに問題が発生することがある | v2.6 | v2.6 rev2 |
(Xilinx Answer 55728) | 7 シリーズ - PRBS31 - GTH トランシーバー PRBS31 エラー カウンターへの DRP アクセスは使用不可 | v2.6 | v2.6 rev2 |
(Xilinx Answer 53777) | 7 シリーズ - トレーニング インターフェイスまたは PRBS テストに対して DRP 読み出しおよび書き込みが開始しない | v2.6 | v2.6 rev1 |
(Xilinx Answer 53974) | コアのバージョン情報レジスタのバージョン番号が正しくない | v2.6 | v2.6 rev1 |
(Xilinx Answer 52611) | 7 シリーズ - GTH トランシーバー - GES シリコンをターゲットにする場合の RXCDR 属性のアップデート | v2.5 | アンサーに 回避策 |
(Xilinx Answer 53443) | 7 シリーズ - SFP の TX_FAULT および Signal_Detect 入力は RX と TX の両方のリセット ロジックに接続する必要はない | v2.5 | アンサーに 回避策 |
(Xilinx Answer 52137) | 7 シリーズ - ISE 14.x - ホールド違反を修正する段階で多少のセットアップ違反が発生する | v2.5 | 未修正 |
(Xilinx Answer 52520) | 7 シリーズ - 7 Series Transceiver Wizard の XCO ファイルはコアで提供されているラッパー ファイルを再生成するのに直接使用できない | v2.5 | 未修正 |
(Xilinx Answer 52517) | 7 シリーズ - 10GBASE-KR - トレーニング ゼロの係数が間違って大きな値に設定される | v2.5 | v2.6 |
(Xilinx Answer 52537) | 7 シリーズ - GT リセットや不安定なクロックがあるとケーブル装着を検出するロジックにより、ブロック ロック FSM が Low になったままになる | v2.4 rev2 | v2.6 |
(Xilinx Answer 52236) | 7 シリーズ - ブロック ロック FSM には良好/不正コードが 1 つ余分に必要 | v2.4 | v2.5 |
(Xilinx Answer 52240) | 7 シリーズ - 10GBASE-KR - 遠端デバイスの TX 出力トレーニングを完了させるのに必要なトレーニング ブロックへのアップデート | v2.4 | v2.5 |
(Xilinx Answer 51451) | 7 シリーズ - リセットのタイミングが間違っているため送信ビット エラーが発生する場合がある | v2.4 | v2.4 rev3 |
(Xilinx Answer 51282) | 7 シリーズ デバイス - ケーブル接続解除や RX データ入力がない場合のリセット/初期化ロジックに必要なアップデート | v2.4 | v2.4 rev2 |
(Xilinx Answer 50861) | ISE - 7 シリーズ デバイスをターゲットにするとタイミング エラーが発生する | v2.4 | 未修正 |
(Xilinx Answer 50792) | 7 シリーズ デバイス - 初期化ロジックに必要なアップデート | v2.3 | v2.4 |
(Xilinx Answer 47128) | Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策 | v2.3 | v2.4 |
(Xilinx Answer 50790) | 7 シリーズ デバイスの 10GBASE-KR でのリンク トレーニングの使用 | v2.3 | なし |
(Xilinx Answer 50788) | サンプル デザインの UCF のアップデート | v2.3 | v2.4 |
(Xilinx Answer 50356) | 10GBASE-KR - 802.3 レジスタを読み出すときに、training_rddata が training_rdact に対して 1 クロック サイクル分遅延する | v2.3 | v2.3 rev2 |
(Xilinx Answer 47894) | Kintex-7 デバイス - MMCM 入力の駆動に BUFH が必要な場合がある | v2.3 | v2.4 |
(Xilinx Answer 47943) | 非同期システムで RX エラスティック バッファーが空になることがある | v2.3 | v2.3 rev1 |
(Xilinx Answer 46912) | 7 シリーズ デバイスの ES (エンジニアリング サンプル) の使用 | v2.2 | v2.3 |
(Xilinx Answer 46053) | Kintex-7 FPGA サンプル デザインで配置エラーが発生する | v2.2 | v2.3 |
(Xilinx Answer 43591) | Virtex-6 FPGA GTH トランシーバー - RXBUFRESET 関連の初期化シーケンスと BUFFER_CONFIG_LANEx の問題を回避するために必要なアップデート | v2.2 | v2.3 |
(Xilinx Answer 44470) | Virtex-6 HXT - 管理ポートの仲介ロジックが間違っている | v2.2 | v2.3 |
(Xilinx Answer 40897) | ModelSim 6.6c の論理シミュレーションまたはタイミング シミュレーションで X 値が発生する | v2.1 | なし |
(Xilinx Answer 40555) | 7 シリーズ デバイスをターゲットにしている場合、タイミング エラーが発生する | v2.1 | v2.2 |
(Xilinx Answer 42675) | 7 シリーズ トランシーバー ラッパー - ISE 13.2 ソフトウェアでの GTX ポート名の変更 | v2.1 | v2.2 |
(Xilinx Answer 42849) | Virtex-7 または Kintex-7 デバイスをターゲットにすると BitGen でサンプル デザインがエラーになる | v2.1 | v2.2 |
(Xilinx Answer 43703) | Virtex-6 GTH - GTH ラッパー ファイルの RXBUFRESET 初期化シーケンスと BUFFER_CONFIG_LANEx 属性値のアップデートが必要 | v2.1 | v2.3 |
Vivado Design Suite の既知の問題
(Xilinx Answer 53971) | Vivado ツール フローでは XST 合成はサポートされない | v2.6 | なし |
(Xilinx Answer 53314) | 7 シリーズ - 短いパスでスラック違反が発生することがある | v2.6 | アンサーに回避策 |
(Xilinx Answer 52531) | 7 シリーズ - トランシーバーを出入りするパスでタイミング エラーが発生することがある | v2.5 | アンサーに回避策 |
(Xilinx Answer 50809) | XDC 制約のアップデートが必要な場合がある | v2.4 | v2.4 rev2 |
(Xilinx Answer 68299) | タイミング エラーが発生することがある | v2.4 | v2.5 |
なし | Vivado 2012.1 で 10GBASE-KR オート ネゴシエーションがサポートされていない | v2.3 | v2.4 |
(Xilinx Answer 47666) | Vivado 2012.1 - Ethernet IP コアのシミュレーションに関するガイドライン | v2.3 | なし |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
54669 | 10-Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) - Vivado 2013.1 以降のツールでのリリース ノートおよび既知の問題 | N/A | N/A |
AR# 47698 | |
---|---|
日付 | 12/15/2016 |
ステータス | アクティブ |
種類 | リリース ノート |
IP |