coregen -p coregen.cgp -b mig_7series_v1_4.xco
MIG 7 Series でコアを再生成する際、入力クロック周期設定が変更されていないことを確認します。
これは、最上位 RTL の CLKIN_PERIOD および PLL の逓倍/分周パラメーター、UCF の入力クロック周期制約、mig.prj および datasheet.txt の入力クロック周期設定に影響します。
この問題を回避するには、これらの設定を手動で元の設定に戻してください。
この問題は、ISE Design Suite 14.2 に含まれる MIG 7 Series v1.6 で修正されています。
| AR# 47699 | |
|---|---|
| 日付 | 08/21/2014 |
| ステータス | アクティブ |
| 種類 | 既知の問題 |
| デバイス |
|
| IP |
|