UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47699

MIG 7 Series - [Verify Pin Changes and Update Design] を使用してデザインを再生成すると mig.prj の入力クロック周期設定が保持されない

説明

問題の発生したバージョン : v1.5
修正バージョン : v1.6

[Verify Pin Changes and Update Design] フローまたは次のコマンド ラインを使用してコアを再生成すると、問題が発生することがあります。
coregen -p coregen.cgp -b mig_7series_v1_4.xco

再生成されたコアの入力クロック周期設定が元の設定から変更されてしまうことがあります。

ソリューション

MIG 7 Series でコアを再生成する際、入力クロック周期設定が変更されていないことを確認します。 

これは、最上位 RTL の CLKIN_PERIOD および PLL の逓倍/分周パラメーター、UCF の入力クロック周期制約、mig.prj および datasheet.txt の入力クロック周期設定に影響します。


この問題を回避するには、これらの設定を手動で元の設定に戻してください。

この問題は、ISE Design Suite 14.2 に含まれる MIG 7 Series v1.6 で修正されています。

AR# 47699
日付 08/21/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
  • Artix-7
IP
  • MIG 7 Series
このページをブックマークに追加