このアンサーは ISE Design Suite 14.x の XST の既知の問題をリストしています。
各既知の問題には、その詳細を記載したアンサーへのリンクが示されています。
14.1 で XST 修正された問題
| (Xilinx Answer 46350) | XST - スタック容量が 32M に設定されていても XST でスタック容量が不足する |
| (Xilinx Answer 41013) | 13.1 XST - MAC を減算に使用する場合に DSP48E が正しく推論されない |
| (Xilinx Answer 46318) | 13.4 - XST: option IOB = FORCE が IOB = TRUE と同じように機能しない |
| (Xilinx Answer 44586) | 13.2 Verilog $clog2 関数が正しくインプリメントされていない |
14.2 XST で修正された問題
| (Xilinx Answer 47226) | ポート幅が 2 のべき乗でない場合に XST で非対称 RAM はサポートされない |
14.2 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |
| (Xilinx Answer 53319) | ISE 14.x XST - メモリ記述に関して異なるコンディションで異なるデータを同じアドレスに書き込むことは XST 14.2 で可能か |
14.3 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |
| (Xilinx Answer 53319) | ISE 14.x - XST - メモリ記述に関して異なるコンディションで異なるデータを同じアドレスに書き込むことは XST 14.2 で可能か |
14.4 XST で修正された問題
| (Xilinx Answer 53319) | ISE 14.x - XST - メモリ記述に関して異なるコンディションで異なるデータを同じアドレスに書き込むことは XST 14.2 で可能か |
14.4 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |
14.5 XST で修正された問題
| (Xilinx Answer 54218) | ISE 14.4 - XST で間違ったロジックが生成され加算器ツリーに関してシミュレーション不一致が発生する |
14.5 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |
14.6 XST で修正された問題
| (Xilinx Answer 54218) | ISE 14.4 - XST で間違ったロジックが生成され加算器ツリーに関してシミュレーション不一致が発生する |
14.6 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |
14.7 XST で修正された問題
| (Xilinx Answer 54218) | ISE 14.4 - XST で間違ったロジックが生成され加算器ツリーに関してシミュレーション不一致が発生する |
14.7 XST の既知の問題
| (Xilinx Answer 47073) | 13.4 XST - 合成中に「ERROR:HDLCompiler:1128」というエラー メッセージが誤って表示される |
| (Xilinx Answer 42228) | 13.1 XST - ChipScope コアのロジックがデザインに追加されると、XST がローカルのクロック信号に BUFG を挿入する |
| (Xilinx Answer 44372) | 13.3 - 「ERROR:HDLCompiler:69 - ''<*>.v'' Line 24: <TESTONE> is not declared.」というエラー メッセージが表示される |
| (Xilinx Answer 46565) | 13.4 XST - 元のデザインにダミー ポート p1 がないのに XST でそのポートが追加される |
| (Xilinx Answer 46162) | 13.4 XST - フリップフロップの数が n>=5 で (2^n)+1 の場合にダイナミック シフト レジスタが推論されない |
| (Xilinx Answer 45245) | 13.3 XST - Verific パーサーのネット保存の属性が false になっていても SRL 自動推論ができない |
| (Xilinx Answer 44282) | 13.2 XST - MMCM に対応する派生制約が最適化で考慮されない |