UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47815

Vivado 制約 - ISE の FROM:TO 制約を XDC に変換する方法

説明

次の ISE の FROM:TO 制約を XDC に変換するにはどうすればよいでしょうか。

NET "clk_rx" TNM_NET = "TNM_clk_rx";
NET "clk_tx" TNM_NET = "TNM_clk_tx";
TIMESPEC TS_clk_rx_to_clk_tx = FROM "TNM_clk_rx" TO "TNM_clk_tx" 5 ns;
TIMESPEC TS_clk_tx_to_clk_rx = FROM "TNM_clk_tx" TO "TNM_clk_rx" 5 ns;

ソリューション

この FROM:TO がマルチサイクル (2x 周期など) 制約の場合は、次のものを使用してください。

set_multicycle_path -from [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] -setup 2
set_multicycle_path -from [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] -hold 1
set_multicycle_path -from [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] -setup 2
set_multicycle_path -from [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] -hold 1

clk_rx および clk_tx がクロックで、周期制約がある場合 (create_clock -name clk_rx/clk_tx など)、set_multicycle_path は次のようにも設定できます。

set_multicycle_path -from [get_clocks clk_rx] -to [get_clocks clk_tx] -setup 2
set_multicycle_path -from [get_clocks clk_rx] -to [get_clocks clk_tx] -hold 1
set_multicycle_path -from [get_clocks clk_tx] -to [get_clocks clk_rx] -setup 2
set_multicycle_path -from [get_clocks clk_tx] -to [get_clocks clk_rx] -hold 1

FROM:TO が明示的である場合は次のものを使用してください

set_max_delay -from [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] 5
set_max_delay -from [all_fanout -from [get_nets clk_tx] -flat -endpoints_only] -to [all_fanout -from [get_nets clk_rx] -flat -endpoints_only] 5

clk_rx および clk_tx がクロックで、周期制約がある場合 (create_clock -name clk_rx/clk_tx など)、set_max_delay は次のようにも設定できます。

set_max_delay -from [get_clocks clk_rx] -to [get_clocks clk_tx] 5
set_max_delay -from [get_clocks clk_tx] -to [get_clocks clk_rx] 5


注記 : このアンサーにある例はすべてのデザインを対象にしているわけではありません。

デザイン制約の検証はユーザー自身で行ってください。

ISE の FROM-TO 制約に関する詳細については、UG625 および UG612 を参照してください。

Vivado の set_multicycle_path および set_max_delay については、UG903 を参照してください。
AR# 47815
日付 10/15/2014
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite
このページをブックマークに追加