AR# 47817

Kintex-7 および Virtex-7 GTX トランシーバーのパワーアップ/パワーダウンに関するデザイン アドバイザリ

説明

このアンサーでは、7 シリーズ FPGA GTX トランシーバーのパワーアップ/パワーダウン シーケンスに関する推奨事項を説明します。

ソリューション

1) 推奨されるパワーアップ/パワーダウン シーケンス:

電流引き込みを最小にするために推奨される GTX トランシーバーのパワーアップ シーケンスは、VCCINT、VMGTAVCC、VMGTAVTT または VMGTAVCC、VCCINT、VMGTAVTT です。VMGTVCCAUX には推奨されるシーケンスはありません。VMGTAVCC および VCCINT は同時に電源投入できます。電流引き込みを最小にするために推奨されるパワーダウン シーケンスは、パワーアップ シーケンスの逆になります。

推奨されるシーケンスを使用しない場合、パワーアップおよびパワーダウン中の VMGTAVTT からの電流引き込みが仕様よりも高くなる可能性があります。

  • VMGTAVTT が VMGTAVCC の前に電源投入され、VMGTAVTT - VMGTAVCC > 150 mV、VMGTAVCC < 0.7V の場合、VMGTAVCC が立ち上がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 460 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TMGTAVCC になる可能性があります (GND から VMGTAVCC の 90% へのランプ時間)。
  • VMGTAVTT が VCCINT の前に電源投入され、VMGTAVTT - VCCINT > 150 mV、VCCINT < 0.7V の場合、VCCINT が立ち上がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 50 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TVCCINT になる可能性があります (GND から VCCINT の 90% へのランプ時間) 。
  • VMGTAVTT が VMGTAVCC の前に電源投入され、VMGTAVTT - VMGTAVCC > 150 mV、VMGTAVCC < 0.7V の場合、VMGTAVCC が立ち下がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 460 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TMGTAVCC になる可能性があります (VMGTAVCC の 100% から 10% へのランプ時間) 。
  • VCCINT が VMGTAVTT の前に電源投入され、VMGTAVTT - VCCINT > 150 mV、VCCINT < 0.7V の場合、VCCINT が立ち下がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 50 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TVCCINT になる可能性があります (VCCINT の 100% から 10% へのランプ時間) 。

 

2) 7 シリーズ GTX トランシーバー ES シリコンのみ:

このセクションは GTX プロダクション シリコンには該当しません。

2 a) 推奨される電源シーケンスが満たされていない場合、次の 2 つの条件が同時に満たされると、GTX トランシーバーが動作不能になる可能性があります。

  • VMGTAVTT が推奨される動作範囲内
    および
  • VMGTAVCC が 10,000 累積時間 0.4V 以下になる

 

VMGTAVTT が推奨される動作範囲内で、VMGTAVCC が 0.4V 以下になると、VMGTAVTT から 100 mA の追加電流引き込みが発生します。

2 b) 推奨されるパワーアップ シーケンスに従っている場合、VMGTAVCC が推奨動作範囲内であり、VMGTAVTT が 0.7V 未満のときに、VMGTAVCC から GTH トランシーバーごとに 50 mA の追加電流引き込みが発生します。使用されているトランシーバーの数によりますが、この追加電流は XPE でレポートされるものよりも大きいことがあります。

次の手順に従って、VMGTAVCC の電源供給レギュレータが十分であるかを判断してください。

  1. 『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (UG476) の表 5-2 「Kintex-7 FPGA GTX トランシーバーのパッケージごとの電源グループ」および下の表 1 「Virtex-7 FPGA GTX/GTH トランシーバーのパッケージごとの電源グループ」を参照して、電源グループごとの区画 (QUAD) 数を判断します。
  2. 下の表 2 「1 つの電源グループの区画 (QUAD) 数に対する GTX の VMGTAVCC 電流の合計」を参照して、電源グループごとの VMGTAVCC 電流の最大値を判断します。
  3. XPE を使用し、使用するトランシーバー数に基づいて電源グループごとの VMGTAVCCの消費電力を算出します。
  4. 手順 3 で XPE から得られた値が手順 2 で得られた値以上である場合は、変更は不要です。
  5. 手順 3 で XPE から得られた値が手順 2 で得られた値未満である場合は、VMGTAVCC の電源レギュレータをこの追加電流を考慮して変更することをお勧めします。


表 1: Virtex-7 FPGA GTX/GTH トランシーバーのパッケージごとの電源グループ

 




注記:

 

  1. QUAD113 および QUAD213 の電源ピンおよびピン配置は、XC7VX485T、XC7VX550T、および XC7VX690T にスムーズに移行/変換できます。
  2. QUAD110、QUAD210、QUAD111、QUAD211 の電源ピンおよびピン配置は、XC7VX550T にスムーズに移行/変換できます。

 

表 2: 1 つの電源グループの区画 (QUAD) 数に対する GTX の VMGTAVCC 電流の合計

1 つの電源グループの区画 (QUAD) 数
電源グループごとの VMGTAVCC 電流 (mA)
6
1200
4
800
3
600
2
400
1
200

 

よく寄せられる質問 (FAQ)

1) 推奨シーケンスに従わない場合、これらの追加電流を何に追加すべきですか。

GTX プロダクション シリコンの場合は、XPE 14.2 以降のバージョンが使用されていると想定しています。GTX ES シリコンの場合は、XPE 13.4 以降のバージョンが使用されていると想定しています。

  • 推奨シーケンスが使用されている場合、追加電流は追加されません。
  • 推奨シーケンスが使用されていない場合、前述の追加電流が XPE の数値に追加されます。

 

2) 同時電源投入: VMGTAVCC および VMGTAVTT、VCCINT および VMGTAVTT、またはこれら 3 つに同時に電源を投入しても大丈夫ですか。この場合、追加の電流引き込みはありますか。

  • 電源投入中に VMGTAVCC < 0.7V (図の時間 T1) および VMGTAVTT - VMGTAVCC <= 150mV の場合、追加の電流引き込みはありません。電源投入中に VMGTAVCC >= 0.7V (図の時間 T1) の場合、VMGTAVTT の値にかかわらず、追加の電流引き込みはありません。
  • 電源投入中に VMGTAVCC < 0.7V (図の時間 T1) および VMGTAVTT- VCCINT <= 150mV の場合、追加の電流引き込みはありません。電源投入中に VCCINT >= 0.7V (図の時間 T1) の場合、VMGTAVTT の値にかかわらず、追加の電流引き込みはありません。

これらの条件が満たされない場合は、追加電流を考慮する必要があります。

 

AR47817_1.JPG

 

 

3) VMGTAVTT vs VMGTAVCC およびVMGTAVTT vs VCCINT の両方のシーケンスに従わない場合、VMGTAVTT の追加電流は累積しますか。

電源供給電流は累積増加します。つまり、両方の条件が同時に発生した場合、セクション 2.1 の条件も適用されると、プロダクション シリコンで VMGTAVTT に 510mA (460mA + 50mA) の合計追加電流、ES シリコンで VMGTAVTT に 610mA (460mA + 50mA + 100mA) の合計追加電流が発生します。

4) この追加電流はどのように影響しますか。 また、この追加電流はいつ発生しますか。

この追加電流は、パワーアップおよびパワーダウンのランプ時にのみ発生します。GTX トランシーバーに電源が投入されて動作しはじめると、影響はなくなります。

5) 追加電流引き込みを回避するための推奨パワー シーケンスに関する主な注意点は何ですか。

VMGTAVTT は最後に電源投入する必要があります。VMGTAVCC および VCCINT は、VMGTAVTT の前に電源投入する必要がありますが、この 2 つのどちらを先に電源投入してもかまいません。VMGTAVCCAUX には推奨されるシーケンスはありません。これらが、推奨されるシーケンスを達成し、電流引き込みが発生しないようにするための基準です。

改訂履歴

2016/10/20 パワーダウン中の追加電流引き込みの条件を追加
2012/07/23 より明確に記述するため、推奨シーケンスに従った場合の追加電流、電流引き込みの期間、同時電源投入に関する情報をアップデート、FAQ を追加。
2012/06/28 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42946 Kintex-7 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
41613 7 シリーズ FPGA GTX/GTH トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 47817
日付 10/26/2016
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス