UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47896

Tri-Mode Ethernet MAC v5.1、v5.2、v5.3 - Synplify で合成中に address_decode.v でエラーが発生する

説明

Synplify を使用して Tri-Mode Ethernet MAC v5.1、v5.2、または v5.3 コアのサンプル デザインを合成すると、address_decode.v ファイルで次のようなエラーが発生します。

@E:CS101 : tri_mode_eth_mac_v5_3_ver_address_decoder.v(156) | Index 32 is out of range for variable addr_nor

VHDL のサンプル デザインを使用する場合、このエラーは発生しません。

ソリューション

この問題を回避するには、example_design/axi_ipif/core_name_address_decoder.v ファイルにある既存の Addr_bits を次で置き換えます。

function integer Addr_Bits;
input[0:C_BUS_AWIDTH - 1] x;
input[0:C_BUS_AWIDTH - 1] y;

reg[0:C_BUS_AWIDTH - 1] addr_nor;

begin
    addr_nor = x ^ y;
    begin : ADDR_BITS_FUNCTION
       integer i;
       for(i = 0; i < C_BUS_AWIDTH; i = i + 1)
       begin: LOOP
          if (addr_nor[i] == 1'b1) begin
             Addr_Bits = i;
             disable LOOP;
          end
       end
    end
end
endfunction

AR# 47896
日付 11/06/2014
ステータス アクティブ
種類 一般
IP
  • Tri-Mode Ethernet MAC
このページをブックマークに追加