UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47907

7 Series Integrated Block for PCI Express v1.5 (Vivado 2012.1) - VHDL ルート ポート コンフィギュレーションのサポート

説明


問題が発生したバージョン : v1.4
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 40469)

7 series Integrated Block for PCI Express v1.5 コアでは、ルート ポートのコンフィギュレーションがサポートされますが、次に示す制限があります。
  • Verilog RootPortConfiguration : インプリメンテーションとシミュレーションの両方をサポート
  • VHDL ルート ポート コンフィギュレーション : このリリースではシミュレーションのみをサポート

ソリューション


これは既知の問題で、次のコア リリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/05/14 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 47907
日付 07/23/2012
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado - 2012.1
このページをブックマークに追加