We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4791

FPGA Express : Constraints Editor でクロック バッファーが INOUT ポートに割り当てられない


キーワード : inout, Express, Foundation, clock, constraint, don't use, buffer, 入出力, クロック, 制約, バッファ

重要度 : 標準

概要 :
FPGA Express および FPGA Compiler II のバージョン 3.3.1 およびそれ以前のバージョンの場合、クロック バッファーが Constraints Editor で割り当てまたは割り当て解除できません。
[Ports] タブでプルダウンの矢印をクリックしても、オプションが表示されません。


双方向ポートの入力側にクロック バッファーを割り当てる場合は、このバッファーを HDL ソースでインスタンシエートするようにしてください。

FPGA Express/Compiler II でクロック バッファーが希望しない箇所に挿入された場合は、デフォルト (一番上の) 行の [Global Buffer] 列の値を [AUTOMATIC] から [DONT USE] に変更します。
この後、通常の入力へのクロック バッファを割り当てるか、必要なクロック バッファーを HDL ソースにインスタンシエートします。
AR# 4791
日付 05/06/2013
ステータス アーカイブ
タイプ 一般