2. サポート
  3. AR# 4791: FPGA Express : Constraints Editor でクロック バッファーが INOUT ポートに割り当てられない
  4. AR# 47916: Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点

AR# 47916

|

Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点

説明

このマスター アンサーには、Zynq-7000 SoC のエラッタ項目に関連したアンサーがリストされています。

ソリューション

これらの Zynq-7000 エラッタ資料は、Zynq-7000 製品サポートおよび資料ページ から入手できます。 ただし、限定配布と記述されているものは除きます。

  • Zynq-7000 SoC XC7Z020 CES エラッタ (EN208)、-0 ～ 85℃
  • Zynq-7000 SoC XC7Z020 CES9910 エラッタ (EN209)、-40 ～ 100℃ (限定配布)
  • Zynq-7000 SoC XC7Z020 CES9925 エラッタ (EN210)、-0 ～ 100℃
  • Zynq-7000 SoC XC7Z045 CES エラッタ (EN220)、-0 ～ 85℃
  • Zynq-7000 SoC XC7Z045 CES9910 エラッタ (EN228)、-40 ～ 100℃
  • Zynq-7000 SoC XC7Z045 CES9925 エラッタ (EN229)、-0 ～ 100℃
  • Zynq-7000 SoC プロダクション エラッタ (EN247)、すべての温度範囲
  • Zynq-7000Q SoC プロダクション エラッタ (EN256)
  • Zynq-7000XA SoC プロダクション エラッタ (EN257)

次の表の「修正状況」の列で「修正済み」となっているものは、1 つ以上のプロダクション デバイスで問題がなかったことを示します。

「TBD」は、現在調査中または修正を検討中であることを示します。

「修正予定なし」となっているものは、修正の予定はありません。

「対象デバイス」には、1 つ以上のシリコン デバイスのステータスが表示されています。

「X」はその項目がこのシリコンを対象にしていることを示します。「na」はその項目が対象外であることを示します。

注記 : このアンサーおよび個々のアンサーに含まれる情報は、できるかぎり正確な情報を提供することを目的としていますが、

すべての情報は訂正、改善、開発プランの変更を反映させるために変更されることがあります。

各 Zynq デバイスの該当するエラッタ (EN) を参照してください。

Zynq 関連の主なリンク先: 製品ページ | ソリューション センター | 資料 | ボード | PetaLinux

 

関連アンサー/リンクカテゴリ、タイトル解決策対象デバイス
Z-7020 CESZ-7045 CES製品
Boot IOP
(Xilinx Answer 44330)NAND ブート幅が 8 ビットに制限される修正済みXna na
(Xilinx Answer 47571)FSBL のゴールデン イメージ検索が機能しない場合がある修正済みXnana
(Xilinx Answer 47572)NAND ブート イメージが不正であったり破損していたりすると BootROM が停止することがある修正済みXnana
(Xilinx Answer 47573)BootROM によりブート デバイスの I/O インターフェイス信号が未接続にされる修正済みXnana
(Xilinx Answer 47593)NOR ブート中、 MIO ピンの 2 および 14 が BootROM によってコンフィギュレーションされる修正済みXXna
(Xilinx Answer 47594)NOR ブート中 MIO ピン 1 はアドレス ビット 25 に設定される修正済みXXna
(Xilinx Answer 47595)Quad-SPI ブート中、デュアル SS、8 ビット パラレルのイメージ検索が 64KB ステップで実行される修正済みXXna
(Xilinx Answer 47597)Micron 8Gb (オンダイの ECC) NAND デバイスが動作しない修正済みXXna
(Xilinx Answer 47598)Quad-SPI x8 および SRAM/NOR で最初の 16MB の後 BootROM がブート イメージの検索を停止する修正済みXXna
(Xilinx Answer 51907)SDIO ブート モードは低周波数および 1 ビット データ幅で動作修正済みXXna
(Xilinx Answer 52014)Quad-SPI MIO ピン 8 がブート中に間違ってイネーブルになる修正済みXXna
(Xilinx Answer 52016)SDIO ブート モードの MIO ピン 0 でカード検出のテスト修正済みXnana
Boot Sys
(Xilinx Answer 47567)JTAG からブートしたときに CPU 1 ポイントのプログラム カウンター (PC) が無効なアドレスを示している修正済みXnana
(Xilinx Answer 47568)BootROM エラー コードが重複している修正済みXnana
(Xilinx Answer 47569)BootROM が完了すると PS-PL AXI インターフェイスが有効になる修正済みXnana
(Xilinx Answer 47570)BootROM の完了時に SLCR レジスタがロックされていない修正済みXnana
(Xilinx Answer 47574)ErrorLockDown が発生したときに MIO ピンはトライステートでない修正済みXnana
(Xilinx Answer 47588)マルチブート機能がサポートされていない修正済みXXna
(Xilinx Answer 47599)JTAG ブート モードでは独立 JTAG がサポートされていない修正済みXXna
(Xilinx Answer 52012)INIT_B ピンがブート エラーのステータスを示さない修正済みXXna
(Xilinx Answer 52013)POR ブート中の PS_SRST_B のアサートによって安全なロックダウンが阻害される修正済みXXna
(Xilinx Answer 52030)リセット原因を判断するメカニズムに slcr.REBOOT_STATUS レジスタが使用されない修正済みXXna
(Xilinx Answer 55329)BootROM の 128KB CRC セルフチェックがサポートされない 修正済みXXna
クロック
(Xilinx Answer 47525)システム クロックのソフト リセットで、クロック分周器がデフォルト値にリセットされない修正済みXna na
デバッグ
(Xilinx Answer 47527)ITM および FTM をソフトウェアで区別できないことがある修正済みXnana
(Xilinx Answer 52022)システム デバッグ リセットが機能しない修正済みXXna
デバイス ID
(Xilinx Answer 47317)PS ファミリの IDCODE 値が正しくない修正済みXnana
DDR
(Xilinx Answer 47512)LPDDR2 のダイナミックなクロック停止の再起動が早すぎる修正済みXXna
(Xilinx Answer 47514)セルフリフレッシュを終了後、DDR3 で DRAM のクロックを開始するタイミングが早すぎる修正済みXnana
(Xilinx Answer 47516)コントローラーで STREX 命令が正しく処理されない修正済みXnana
(Xilinx Answer 47521)DCI Quiet モードはサポートされない修正済みXnana
(Xilinx Answer 47522)DCI が動作しない修正済みXnana
(Xilinx Answer 47564)DDR I/O バッファー (DDRIOB) で外部 VREF がサポートされない修正済みXnana
(Xilinx Answer 47576)自動 ZQ キャリブレーションが LPDDR2 モードでサポートされない修正済みXXna
(Xilinx Answer 47580)バンクごとの LPDDR2 のリフレッシュ機能がサポートされない修正予定なしXXX
(Xilinx Answer 47581)MRW 後 128 クロック サイクル以内に読み出しがあると問題になる修正予定なしXXX
(Xilinx Answer 47582)LPDDR2 モードではセルフ リフレッシュの終了後に ZQCL コマンドが発行されない修正済みXna
na
(Xilinx Answer 52021)スライス 3 の読み出しゲート トレーニング値の信頼性が低い修正済みXXna
(Xilinx Answer 64258)
ECC がイネーブルのときに CHE_CORR_ECC_ADDR_REG_OFFSET レジスタで不正な列アドレスがレポートされる場合がある修正予定なしXXX
GigE
(Xilinx Answer 52019)イーサネット TxDMA が停止することがある 修正済みXXna
(Xilinx Answer 52025)ユニキャストおよびブロードキャストの一時停止フレームがコントローラーでフィルターされない修正予定なしXXX
(Xilinx Answer 52026)バックオフ タイムが規格要件よりもきつい修正予定なしXXX
(Xilinx Answer 52027)1,536 バイトまでのパケットが VLAN タグに使用可能 修正予定なしXXX
(Xilinx Answer 52028)受信リソース エラーが多く生成されると受信パスがロックされることがある修正予定なしXXX
インターコネクト
(Xilinx Answer 47484)OCM および DDR が AXI_HP によりアクセスされるとデッドロックが発生する可能性がある修正済みXnana
(Xilinx Answer 47544)CPU/ACP トラフィックが激しいと OCM インターコネクト スイッチでメモリ アクセスが不足する可能性がある修正済みXXna
プログラマブル ロジック
(Xilinx Answer 47578)DevC インターフェイスを介したビットストリームの PL リードバックができない修正済みXXna
(Xilinx Answer 51123)POST_CRC=ENABLE でイネーブルにする SEU リードバックはサポートされない修正済みXnana
電源
(Xilinx Answer 47592)スタティック消費電力がレポートより大きい 修正済みX Xna
SPI / Quad-SPI
(Xilinx Answer 47511)MIO のマスター モードで SS0 信号がアサートされると SPI コントローラーがリセットされる修正済みXnana
(Xilinx Answer 47575)Quad-SPI および SPI の RxFIFO の「Not Empty Status」が時間内にアップデートされない修正予定なしXXX
(Xilinx Answer 47577)リニア アドレス モードの Quad-SPI コントローラーがロードの多いシステムで停止することがある修正済みXnana
(Xilinx Answer 47579)SPI マスター モードのセットアップ タイミングは SPI 基準クロック周期による修正済みXnana
(Xilinx Answer 47596)SPI データ フェーズで Quad-SPI コントローラーが HOLD_B を非アクティブに駆動しない修正済みXnana
(Xilinx Answer 52015)Quad-SPI レジスタ LPBK_DLY_ADJ は手動で 0 にセットする修正済みXXna
(Xilinx Answer 60978)自動 CS および 2 で割ったボー レートが使用されていると、QSPI コントローラーでデュアル パラレル コンフィギュレーションのフラッシュ メモリのステータスが誤って Busy とレポートされる修正予定なしXXX
SDIO
(Xilinx Answer 47529)SD 機能レジスタに示される Max_Block_Length 値が不正修正済みXnana
(Xilinx Answer 47531)Zynq-7000、SDIO - DMA バースト トランザクションのアライメントおよび長さに関する要件修正予定なしXXX
(Xilinx Answer 47532)インターコネクトの停止を回避するソフトウェア リセット シーケンス修正予定なしXXX
(Xilinx Answer 47533)自動 CMD12 がイネーブルになっていると CMD12 が間違ってもう一度出力される修正予定なしXXX
(Xilinx Answer 47534)停止コマンド CMD を発行しても ADMA2 モードがリセットされない修正予定なしXXX
(Xilinx Answer 47535)CMD13 の実行中、完了前に転送完了がアサートされる修正予定なしXXX
(Xilinx Answer 47536)CMD19 が実行中の場合 CMD13 が適切に処理されない修正予定なしXXX
(Xilinx Answer 47537)ADMA2 読み出しにより PIO モードで書き込まれたデータが破損する修正済みXnana
(Xilinx Answer 52020)コントローラーの CMD17 が完了しないことがある修正済みXXna
(Xilinx Answer 52023)コントローラーが 74 クロック サイクル待機せずに CMD0 を発行する修正済みXXna
セキュリティ
(Xilinx Answer 47530)リセット サイクル中も PL がコンフィギュレーションを保持したままになることがある修正済みXnana
(Xilinx Answer 47565)セキュリティ ブート機能がサポートされない修正済みXXna
(Xilinx Answer 47566)BootROM 完了前に JTAG チェーンにアクセス可能修正済みXnana
(Xilinx Answer 52017)BootROM からユーザー コードへの移行中のレジスタ初期化で無効なアドレスへのアクセスにエラーが出力されない修正済みXXna
信号
(Xilinx Answer 47873)GPIO で監視可能な MIO インターフェイス信号ロジック レベル修正済みXnana
(Xilinx Answer 47874)EMIO の SDIO トライステート イネーブル信号の極性が正しくない修正済みXnana
SMC
(Xilinx Answer 47517)ECC のオンになった NAND がデータ トランザクション間で CS をディアサートしないことがある修正予定なしXXX
(Xilinx Answer 47518)発生する可能性のある SRAM/NOR データ エラー修正予定なしXXX
(Xilinx Answer 47519)ECC のオンになった NAND ではシングル ビット エラーおよびダブル ビット エラー (一部のみ) が検出されない修正済みXXna
(Xilinx Answer 47520)NAND の ECC ステータス レジスタが 1 クロック サイクル間間違ってエラーをレポートする修正予定なしXXX
(Xilinx Answer 61637)64 MB メモリで SMC パラレル (SRAM/NOR) インターフェイスが CS0 を正しくアサートしない修正予定なしXXX
(Xilinx Answer 61638)64 MB メモリで SMC パラレル (SRAM/NOR) インターフェイスのアドレス ビット 25 が反転される 修正予定なしXXX
タイマー
(Xilinx Answer 47545)グローバル タイマーが同じイベントに対して 2 つの割り込みを送信する修正予定なしX XX
USB
(Xilinx Answer 47538)OTG モードのときにセッションが無効になってもポート変更割り込みが生成されない修正予定なしXXX
(Xilinx Answer 47539)ポートがサスペンド ステートになる前にサスペンド ビットがアサートされる修正予定なしXXX
(Xilinx Answer 47540)ソフトウェア リセット後の最初の SOF が破損することがある修正予定なしXXX
(Xilinx Answer 47541)HS ホスト モードで NYET が NAK カウンターをデクリメントする修正予定なしXXX
(Xilinx Answer 47543)拡張アドレスで ULPI ビューポートが機能しない修正予定なしXXX
(Xilinx Answer 51121)準備完了済みエンドポイントへ dTD を追加しても認識されない修正済みXXna
アプリケーション処理ユニット (APU)
(Xilinx Answer 47546)ページの境界をまたがる未調整アクセスの 2 つ目の部分に設定されたウォッチポイントがプロセッサで認識されない修正予定なしXXX
(Xilinx Answer 47547)ASID スイッチ後に MMU 変換がエラーになることがある修正予定なしXXX
(Xilinx Answer 47548)同じメモリ ロケーションへの読み出しアクセスの順序が変わってしまうことがある修正予定なしXXX
(Xilinx Answer 47549)同じキャッシュ ラインが CPU と ACP の両方からアクセスされると SMP モードでシステム デッドロックが発生することがある
修正予定なしX(1)X(1)X(1)
(Xilinx Answer 47550)MVA によるキャッシュ ラインのメンテナンスが内部共有可能メモリ領域では機能しないことがある修正予定なしXXX
(Xilinx Answer 47551)Performance Monitor イベントの 0x0C および 0x0D で ISB 命令がカウントされる修正予定なしXXX
(Xilinx Answer 47552)ARM MainID レジスタの APB のデバッグ インターフェイスに対するエイリアスの問題修正予定なしXXX
(Xilinx Answer 47553)中止された読み込み/格納後に命令が ITR へ書き込まれると ARM デバッグ実行が停止する修正予定なしXXX
(Xilinx Answer 47554)デバッグ プログラム カウンター サンプリング (DBGPCSR) レジスタ フォーマットが正しくない修正予定なしXXX
(Xilinx Answer 47555)キャッシュ不可能な読み出しで不正な停止が 2 度レポートされる修正予定なしXXX
(Xilinx Answer 47556)同じキャッシュ ライン内で CPU の格納命令が繰り返されると、その格納の表示が遅れることがある修正予定なしXXX
(Xilinx Answer 47557)Sticky Pipeline Advance ビットがサポートされていない修正予定なしXXX
(Xilinx Answer 47558)Unallocated Memory Hint 命令が NOP として処理されず未定義 (UNDEF) 例外が生成される修正予定なしXXX
(Xilinx Answer 47559)イベント 0x68 で MRC および MCR 命令がカウントされない修正予定なしXXX
(Xilinx Answer 47560)DAP コントローラーによる DBGPRSR または DBGOSLSR レジスタへの読み出しアクセスにより予期しない未定義の例外が生成されることがある修正予定なしXXX
(Xilinx Answer 47561)SO およびデバイス読み出しを優先させる機能を使用すると、キャッシュ可能な読み出しトランザクションに対して QoS (Quality of Service) 問題が発生することがある修正予定なしXXX
(Xilinx Answer 47562)連続する書き込みフローで同じメモリ エリアをターゲットにする読み出しが停止されることがある修正予定なしXXX
(Xilinx Answer 47563)オフセットが 23 に設定されている場合、L2 キャッシュ コントローラーが 4KB の境界を超えてプリフェッチすることがある修正予定なしXXX
(Xilinx Answer 47584)ディスエーブルされたデータ キャッシュに PLD 命令が割り当てられることがある修正予定なしXXX
(Xilinx Answer 47585)ISB 命令ではデバッグ イネーブル アクセス権限の表示でトレースをイネーブル/ディスエーブルにできないことがある修正予定なしXXX
(Xilinx Answer 47586)停止中のメモリ領域への投機的キャッシュ可能な読み込みがあると内部専用モニターが一掃され、ライブロックになることがある修正予定なしXXX
(Xilinx Answer 47587)パリティ イネーブル ビットの設定に関係なく BTAC および GHB のパリティ エラーが常にレポートされる修正予定なしXXX
(Xilinx Answer 51122)強く順序付けられた (Strongly Ordered) メモリへの書き込みの後に LDREX が続くとプロセッサがデッドロック状態になる修正予定なしXXX
(Xilinx Answer 52031)データ キャッシュ メインテナンス操作が DSB を間に挟まずに中断され ISB が続くとデッドロックになることがある 修正予定なしXXX
(Xilinx Answer 52032)DMB を含む短いループにより CP15 ブロードキャスト操作を実行しようとする別のプロセッサのサービスが拒否される 修正予定なしXXX
(Xilinx Answer 52033)MMU ディスエーブルにした投機的命令フェッチがアーキテクチャ要件に準拠しない可能性がある修正予定なしXXX
(Xilinx Answer 52034)キャッシュ不可能で共有不可能な通常メモリ領域への書き込みリクエストが 2 回実行されることで、ソフトウェア同期に問題が発生することがある修正予定なしXXX
(Xilinx Answer 52035)ページ マッピングを移動する変換エントリをアップデートすると、予測しない変換エラーが発生することがある 修正予定なしXXX
(Xilinx Answer 52036)CPU パフォーマンス モニター イベント 0x0A が LDM PC ^ 命令を 2 回カウントすることがある修正予定なしXXX
(Xilinx Answer 55018)スプリアス イベント 0x63 の STREX がパスすると、LDREX にレポートされることがある 修正予定なしXXX
(Xilinx Answer 55325)プロセッサによって継続的に書き込まれている L1 キャッシュ ラインでのコヒーレント要求のサービスが却下される場合がある修正予定なしXXX
(Xilinx Answer 55326)ページの最後の L1 キャッシュ ラインでの branch-to-self 命令によってサービスが却下される場合がある修正予定なしXXX
(Xilinx Answer 55327)読み出しアクセスで、CPU の書き込みコンテント ID イベントがアップデートされる修正予定なしXXX
(Xilinx Answer 55328)DBGPRSR Sticky Reset ステータス ビットが、CPU ノンデバッグ リセットではなく CPU デバッグ リセットによって 1 にセットされる修正予定なしXXX
(Xilinx Answer 65545)非常にまれなタイミング状況で、別のキャッシュ ライン全体が書き込まれているために L1 データ キャッシュから除去されたダーティ キャッシュ ラインでデータが破損することがある修正予定なしXXX

(1) Dual-A9 デバイスのみ。

Z-7020 9921 ESLAB デバイスのみに関する注記:

(Xilinx Answer 47590) 「ADC のオンチップ電圧基準が不正」は、Z-7020 9921 ESLAB デバイス (最も初期のサンプル) にのみ影響します。

CES デバイスまたはプロダクション デバイス タイプは影響を受けません。

改訂履歴

2016 年 10 月

  • プロダクション列のヘッダーをアップデート
  • 47549 を追加

2015 年 10 月

  • DDR: 64258 を表に追加
  • APU: 65545 を表に追加

2015 年 1 月

  • I2C: アンサー 63025 および 63245 を表に追加

2014 年 9 月

  • I2C : アンサー 61861 を表に追加

2014 年 8 月

  • I2C: 複数の表エントリを追加

7 月 2014 日

  • アンサー 47575 の該当デバイスをアップデート
  • Zynq 関連のソリューションへのリンクを追加

2013 年 9 月

  • Z-7015 を表の対象デバイス (プロダクション) 列に追加
  • Zynq 関連のソリューションへのリンクを追加

2013 年 6 月/7 月

  • Z-7030 および Z-7100 を表のプロダクション列に追加
  • コントローラーが 74 クロック サイクル待機せずに CMD0 を発行する

2013 年 5 月

  • Boot Sys: 52030、55329 を表に追加
  • APU : 55325、55326、55327、55328 を表に追加
  • USB: 51121 のリンク修正 (誤って 51123 となっていた)
  • エラッタ シートのリストを修正

2013 年 4 月

  • USB: 51123 を表に追加

2013 年 3 月

  • 表から XADC 問題を削除 (表の注記 1 はそのまま保持)
  • APU の項目を 7 つ追加 (52031、52032、52033、52034、52035、52036、55018)
  • 7zNNN ではなく Z-7NNN フォーマットを使用するようにデバイス リファレンスを変更
  • プロダクション デバイス Z-7010 および Z-7045 を表に追加

2013 年 2 月

  • 7z020 プロダクション シリコン用にアップデート
  • 47575 を「修正済み」に変更
  • GigE: 52025、52026、52027、および 52028 を追加
  • XADC: 51124 を削除 (代わりにデータシートの仕様を変更)
  • APU: 51122 を表に追加 (表に含まれていなかったので)
  • IOP Boot: 52016 が 7z045 CES で修正されることを記述

2012 年 12 月

  • XADC: 47590 (CES9921 ESLAB デバイスにのみ影響 - 一番最初のサンプル)、(タイトルから「および温度」を削除)
  • DDR: 47521 (タイトルの quiet を continuous に変更)
  • DDR: 47522 (LPDDR2 だけでなく、すべての DDR モードに影響)

2012 年 10 月

  • ブート セクションを「Boot IOP」と「Boot Sys」に分け、16 個のアンサーを追加
  • Boot IOP: 47597、47598、51907、52014、および 52016
  • Boot Sys: 47599、52012、および 52013、PL: 51123
  • デバッグ: 52022、* DDR: 52021、* GigE: 52019
  • Quad-SPI: 52015、* SDIO: 52020、*セキュリティ: 52017

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51121 Zynq-7000 SoC、USB - 準備完了済みエンドポイントへ dTD を追加しても認識されない N/A N/A
51122 Zynq-7000 SoC、APU - Strongly Ordered メモリへの書き込みの後に LDREX が続くとプロセッサがデッドロック状態になる N/A N/A
52023 Zynq-7000 SoC、Boot IOP - SD カード コントローラーが 74 クロック サイクル待機せずに CMD0 を発行する N/A N/A
52025 Zynq-7000 SoC、GigE - ユニキャストおよびブロードキャストの一時停止フレームがコントローラーでフィルターされない N/A N/A
47597 Zynq-7000 SoC、Boot IOP - Micron 8 Gb (オンダイの ECC) NAND デバイスが動作しない N/A N/A
52026 Zynq-7000 SoC、GigE - バックオフ タイムが規格要件よりも厳しい N/A N/A
52027 Zynq-7000 SoC、GigE - VLAN タグを使用する場合 1,536 バイトまでのパケットを受信可能 N/A N/A
47521 Zynq-7000 SoC、DDR - DCI Quiet モードはサポートされない N/A N/A
52028 Zynq-7000 SoC、GigE - 受信リソース エラーが多く生成されると受信パスがロックされることがある N/A N/A
47565 Zynq-7000 SoC、セキュリティ - セキュリティ ブート機能はサポートされない N/A N/A
47520 Zynq-7000 SoC、SMC - NAND の ECC ステータス レジスタが 1 クロック サイクル間間違ってエラーをレポートする N/A N/A
47568 Zynq-7000 SoC、ブート システム - BootROM エラー コードが同じ N/A N/A
52030 Zynq-7000 SoC、Boot Sys - リセット原因を判断するメカニズムに slcr.REBOOT_STATUS レジスタが使用されない N/A N/A
52031 Zynq-7000 SoC、APU - データ キャッシュ メンテナンス処理を中止した後に DSB なしで ISB を実行するとデッドロック状態になることがある N/A N/A
52032 Zynq-7000 SoC、APU - DMB 命令を含む短いループにより CP15 ブロードキャスト操作を実行しようとする別のプロセッサのサービスが拒否される N/A N/A
52034 Zynq-7000 SoC、APU -キャッシュ不可で共有可能な通常メモリ領域への書き込み要求が 2 回実行され、ソフトウェア同期化問題が発生することがある N/A N/A
52036 Zynq-7000 SoC、APU - CPU パフォーマンス モニター イベント 0x0A で LDM PC ^ 命令が 2 回カウントされることがある N/A N/A
55018 Zynq-7000 SoC、APU - STREX をパスしたイベント 0x63 が LDREX 命令で間違ってレポートされることがある N/A N/A
52035 Zynq-7000 SoC、APU - ページ マッピングを移動する変換エントリをアップデートすると変換エラーが発生することがある N/A N/A
52033 Zynq-7000 SoC、APU - MMU ディスエーブルにした投機的命令フェッチがアーキテクチャ要件に準拠しない可能性がある N/A N/A
55325 Zynq-7000 SoC、APU - プロセッサによって連続的に書き込まれている L1 キャッシュ ラインに対するコヒーレント要求が拒否されることがある N/A N/A
55326 Zynq-7000 SoC、APU - ページ最後の L1 キャッシュ ラインの branch-to-self 命令によってサービスが停止する N/A N/A
55327 Zynq-7000 SoC、APU - CPU の書き込みコンテント ID イベントが読み出しアクセスによって更新される N/A N/A
55328 Zynq-7000 SoC、APU - DBGPRSR Sticky Reset ステータス ビットが CPU のデバッグ以外のリセットではなくデバッグ リセットによって 1 にセットされる N/A N/A
47561 Zynq-7000 SoC、APU - The high priority for SO および Dev 読み出しを優先させる機能を使用すると、キャッシュ可能な読み出しトランザクションに対して QoS 問題が発生することがある N/A N/A
47539 Zynq-7000 SoC、USB - ポートがサスペンド ステートになる前にサスペンド ビットがアサートされる N/A N/A
47538 Zynq-7000 SoC、USB - デバイス モードのときにセッションが無効になってもポート変更割り込みが生成されない N/A N/A
47581 Zynq-7000 SoC、DDR PS - MRW 後 128 クロック サイクル以内に読み出しを実行すると問題になる N/A N/A
47518 Zynq-7000 SoC、SMC - 発生する可能性のある SRAM/NOR データ エラー N/A N/A
47551 Zynq-7000、APU - Performance Monitor イベントの 0x0C および 0x0D で ISB 命令がカウントされる N/A N/A
47547 Zynq-7000 SoC、APU - ASID スイッチの後に間違った MMU 変換が発生する可能性がある N/A N/A
55539 Zynq-7000 SoC - エラッタの回避策 N/A N/A
55518 Zynq-7000 SoC、プロセッサおよび L2 キャッシュの既知の問題 - Arm CortexA9 プロセッサのエラッタ リスト N/A N/A
47552 Zynq-7000 SoC、APU - ARM MainID レジスタが APB のデバッグ インターフェイスにエイリアス化されない N/A N/A
47553 Zynq-7000、APU - 中止されるロード/格納の後に命令が ITR へ書き込まれると ARM デバッグ実行が停止する N/A N/A
47554 Zynq-7000、APU - デバッグ プログラム カウンター サンプリング (DBGPCSR) レジスタ フォーマットが間違っている N/A N/A
47558 Zynq-7000 SoC、APU - Unallocated Memory Hint 命令が NOP として処理されず未定義 (UNDEF) 例外が生成される N/A N/A
47541 Zynq-7000 SoC、USB - 高速ホスト モードで NYET により NAK カウンターがデクリメントされる N/A N/A
47586 Zynq-7000 SoC、APU - 中止されたメモリ領域に対して投機的キャッシュ可能な読み出しを実行すると、内部排他モニターがクリアされ、ライブロック状態になることがある N/A N/A
47536 Zynq-7000 SoC、SDIO - CMD19 が実行中の場合 CMD13 が適切に処理されない N/A N/A
47531 Zynq-7000 SoC、SDIO - DMA バースト トランザクションのアライメントおよび長さに関する要件 N/A N/A
47534 Zynq-7000 SoC、SDIO - 中止コマンド CMD を発行しても ADMA2 モードがリセットされない N/A N/A
55329 Zynq-7000 SoC、ブート システム - BootROM の 128 KB CRC セルフチェックがサポートされない N/A N/A
47578 Zynq-7000 SoC、DevC - DevC インターフェイスを介したビットストリームの PL リードバックができない N/A N/A
47545 Zynq-7000 SoC、タイマー - グローバル タイマーで同じイベントに対し割り込みが 2 回送信される N/A N/A
47559 Zynq-7000 SoC、APU - イベント 0x68 で MRC および MCR 命令がカウントされない N/A N/A
47560 Zynq-7000 SoC、APU - DAP コントローラーによる DBGPRSR または DBGOSLSR レジスタへの読み出しアクセスにより予期しない UNDEF 例外が生成されることがある N/A N/A
47548 Zynq-7000 SoC、APU - 同じメモリ ロケーションへの読み出しアクセスの順序が変わってしまうことがある N/A N/A
47573 Zynq-7000 SoC、ブート - BootROM によりブート デバイスの I/O インターフェイス信号が未接続にされる N/A N/A
47557 Zynq-7000 SoC、APU - Sticky Pipeline Advance Bit ビットがサポートされていない N/A N/A
47549 Zynq-7000 SoC、APU - 同じキャッシュ ラインが CPU と ACP の両方からアクセスされると SMP モードでシステム デッドロックが発生することがある N/A N/A
47584 Zynq-7000 SoC、APU - 無効にしたデータ キャッシュに PLD 命令が割り当てられることがある N/A N/A
47582 Zynq-7000 SoC、DDR - LPDDR2 モードではセルフ リフレッシュの終了後に ZQCL コマンドが発行されない N/A N/A
47519 Zynq-7000 SoC、SMC - ECC がオンになっている NAND でシングル ビット エラーおよび一部のダブル ビット エラーが検出されない N/A N/A
47569 Zynq-7000 SoC、ブート - BootROM が完了すると PS-PL AXI インターフェイスが有効になる N/A N/A
47555 Zynq-7000 SoC、APU - キャッシュ不可能な読み出しで不明確な中止が 2 度レポートされる N/A N/A
47563 Zynq-7000 SoC、APU - オフセットが 23 に設定されていると、L2 キャッシュ コントローラーが 4 KB の境界を越えてプリフェッチすることがある N/A N/A
47874 Zynq-7000 SoC、信号 - EMIO の SDIO トライステート イネーブル信号の極性が正しくない N/A N/A
47579 Zynq-7000 SoC、SPI - マスター モードのセットアップ タイミングと SPI 基準クロック周期 N/A N/A
47511 Zynq-7000 SoC、SPI - MIO のマスター モードで SS0 信号がアサートされると SPI コントローラーがリセットされる (ES シリコンのみ) N/A N/A
47556 Zynq-7000 SoC、APU - 同じキャッシュ ラインに対して CPU ストア命令が繰り返されると、その格納の表示が遅れることがある N/A N/A
47580 Zynq-7000 SoC、DDR - LPDDR2 のバンクごとのリフレッシュがサポートされない N/A N/A
52013 Zynq-7000 SoC、ブート システム - POR ブート中に PS_SRST_B がアサートされると安全にロックダウンしない N/A N/A
47588 Zynq-7000 SoC、ブート - マルチブート機能はサポートされない N/A N/A
47537 Zynq-7000 SoC、SDIO - ADMA2 読み出しにより PIO モードで書き込まれたデータが破損する N/A N/A
59366 Zynq-7000 SoC、I2C - 90 kHz を超える周波数で tHD; STA タイミング要件が満たされない N/A N/A
60694 Zynq-7000 SoC、I2C - 384 kHz を超える高速モードで tBUF STA タイミング要件が満たされない N/A N/A
60695 Zynq-7000 SoC、I2C - リピート スタートの際に I2C でアービトレーションが実行されない N/A N/A
60693 Zynq-7000 SoC、I2C - 384 kHz を超える周波数で tLOW STA タイミング要件が満たされない N/A N/A
47575 Zynq-7000 SoC、SPI/QSPI - RxFIFO の「not empty status」が時間内にアップデートされない N/A N/A
61861 Zynq-7000 SoC、I2C - Zynq PS I2C コントローラーにグリッチ フィルターがインプリメントされない N/A N/A
63245 Zynq-7000 SoC、I2C のデザイン アドバイザリ - PS I2C スレーブ モニター モードで I2C バスがロックされる N/A N/A
63025 Zynq-7000 SoC、I2C のデザイン アドバイザリ - スレーブ レシーバー モードで I2C トランザクションが破損する N/A N/A
65545 Zynq-7000 SoC、APU - 非常にまれなタイミング状況で、別のキャッシュ ライン全体が書き込まれているために L1 データ キャッシュから除去されたダーティ キャッシュ ラインでデータが破損することがある N/A N/A
64258 Zynq-7000 SoC、PS DDRC - ECC がイネーブルの場合に CHE_CORR_ECC_ADDR_REG_OFFSET レジスタでレポートされる列アドレスが正しくないことがある N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
56195 Zynq-7000 SoC のデザイン アドバイザリ - ES シリコンでは機能していたデザインがプロダクション シリコンではブートしない N/A N/A
AR# 47916
日付 05/25/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
People Also Viewed