UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47975

7 シリー GTP トランシーバー - TX/RXOUTCLK および MMCM/PLL 間に BUFG/BUFH を使用する必要あり

説明

『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』 (UG482) v1.1.1 には、 TXOUTCLK/RXOUTCLK および MMCM 間に BUFR を、大容量の Artix-7 デバイスの XC7A200T および XC7A350T の場合は PLL を使用できると間違って記述されています。

ソリューション


TXOUTCLK/RXOUTCLK および MMCM 間には、BUFG または BUFH (一部制限あり) を、Artix-7 デバイスの場合は PLL を使用する必要があります。クロッキング リソース (MMCM、BUFR、BUFH、BUFG など) の配置制約および制限については、『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』 (UG472) を参照してください。

BUFR の使用に関する間違った記述は、次のユーザー ガイドのバージョン v1.2 で修正される予定です。


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47852 7 シリーズ FPGA GTP トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 47975
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
このページをブックマークに追加