UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4856

LogiCORE PCI - 最初のデータ フェーズに 16 クロック以上必要な場合のターゲット コアの動作について

説明

キーワード : target, core, termination, 16, clock, S_READY, ターゲット, コア, 停止, クロック

重要度 : 標準

概要 :
バックエンドのユーザー アプリケーションで、16 クロック サイクル以上かかる PCI トランザクションの最初のデータ フェーズで S_READY 信号を使用できない場合、ターゲット コアはどのように動作しますか。 PCI バスにターゲット停止シーケンスを開始してしまいますか。

ソリューション

バックエンド アプリケーションで 16 クロック以内に S_READY がアサートできなくても、コアが自動的にデータ転送を停止することはありません。 これにより、柔軟性が増します。

S_READY 信号のアサートが長時間遅れると、PCI 仕様違反になります。 ただし、エンベデッド システムの中には、これが関係しないものもあります。
AR# 4856
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般