UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 492

FPGA コンフィギュレーション - FPGA をリコンフィギュレーション/クリアする場合の PROG の最小パルス幅

説明

キーワード : PROG, pulse, configure, Virtex, Spartan, Virtex-II, II, Virtex-IIE, IIE, Virtex-E, E, Virtex-II Pro, Pro, minimum, clear, 5200, 4000, 2E, パルス, コンフィギュレーション, 最小, クリア

重要度 : 標準

概要 :
FPGA のコンフィギュレーション メモリをクリアする場合に必要な PROG のパルス幅を教えてください。

ソリューション

PROG ピンは、最低 300ns 間、Low に維持してください。 このソリューションは、XC4000/XC5200、Spartan/-II/-IIE/-3、Virtex/-E/-II/-II Pro デバイスに適用されます。
AR# 492
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加