UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4972

FPGA Express - 推論されたラッチがほかのプリミティブ (LDCE、LDC) ではなく LD_1 コンポーネントを使用する

説明

キーワード : Foundation, FPGA, Express, Synopsys, latch, LD, LDC, LDCE, infer, ラッチ, 推論

重要度 : 標準

概要 :
FPGA Express では、HDL コードでラッチが推論される際、常に LD_1 コンポーネントが使用されます。 このため、ラッチにローカル リセットまたはクロック イネーブルが含まれていると、効率よくインプリメントされません。

ソリューション

唯一の回避策は、特定のラッチ プリミティブをインスタンシエートすることです。 これらのコンポーネントには、LD、LDC、LDC_1、LDCE および LDCE_1 が含まれます。

各ファミリのラッチ プリミティブの一覧については、『ライブラリ ガイド』を参照してください。
AR# 4972
作成日 11/04/1998
最終更新日 08/11/2003
ステータス アーカイブ
タイプ 一般