AR# 4983

4.2i Foundation - 「Errors: "Missing port 'G' in 'C182(GND)'" and "NGDBuild:181 -logical block "name" of type "GND" is unexpanded」 というエラー メッセージが表示される

説明

キーワード : Virtex, Foundation, Express, macro, HDL, GND, G, basnu:93, 9500, 95, マクロ

重要度 : 標準

概要 :
Virtex および 9500 CPLD デバイスをターゲットとした Foundation 回路図プロジェクトで、次のようなエラーが発生します。HDL マクロを使用した場合、回路図を EDIF にエキスポートする際にコンソールで次のようなメッセージが表示されます。

"Conv: Missing port 'G' in 'C182(GND)'."

その後、デザインのインプリメントで、変換 (NGDBuild) で次のようなエラー メッセージが表示されます。

"ERROR:NGDBuild:181 - logical block "name" of type "GND" is unexpanded."

ソリューション

この問題は、Aldec EDIF のネットリスタが FPGA Express で書き出された EDIF ファイルに再度書き込むため発生します。

この問題を回避するには、Foundation で マクロの EDIF ファイルが使用されないようにします。次のように macro symbol に属性を追加してください。

- 回路図エディタの macro symbol をダブル クリックし、[Symbol Properties]を開きます。
- [Parameters] で、[Name] の横にあるプルダウン リストで [$EXPORT] をクリックします。
- [Description] で「NO」と入力し、[Add] をクリックします。
- [OK] をクリックします。

デザインのインプリメントの際、次のようなメッセージがコンソールで表示されます。

"Conv: Macro `<my_macro>' not exported, property $EXPORT=NO"
AR# 4983
日付 08/12/2003
ステータス アーカイブ
種類 一般